Este ejemplo describe un registro de desplazamiento largo de un solo bit amplio de 64 bits en VHDL. Las herramientas de síntesis pueden detectar grupos de registros de desplazamiento y inferir automáticamente la altshift_taps megafunción. La implementación se puede realizar en recursos de memoria de bloques de dispositivos dependiendo de la arquitectura del dispositivo de destino.
Descargue los archivos utilizados en este ejemplo:
El uso de este diseño se rige por, y está sujeto a, los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®.
La Tabla 1 enumera los puertos en el diseño de registro de desplazamiento 1x64.
Tabla 1. Listado de puertos de registro de desplazamiento 1x64
| Descripción | del tipo de nombre de | puerto |
|---|---|---|
| sr_in | Entrada | Entrada del registro de desplazamiento |
| habilitar | Entrada | Entrada de activación de desplazamiento |
| Clk | Entrada | Entrada de reloj |
| sr_out | Salida | Salida del registro de desplazamiento |