El paquete de PI de verificación Avalon proporciona modelos funcionales de bus (BFMs) para simular el comportamiento de varias interfaces Avalon. También proporciona monitores para verificar Avalon protocolos. Este conjunto facilita la verificación de la propiedad intelectual (PI) que incluye Avalon interfaces.
La Figura 1 muestra el diagrama de bloques de un probador de verificación mediante el conjunto de PI de verificación Avalon. Para crear el sistema de prueba, conecte los componentes del conjunto al diseño en prueba. En el módulo de prueba, puede controlar el flujo de pruebas comunicándose con los componentes de Avalon Verification IP Suite a través de la interfaz de programación de aplicaciones (API).
Este ejemplo de diseño muestra cómo puede utilizar Avalon Verification IP Suite para verificar un diseño en prueba. Dado que se trata de un diseño basado en simulación, el uso de este diseño no requiere ningún Intel FPGA kits de desarrollo. Sin embargo, debe tener instalada la herramienta de simulación ModelSim* en su equipo.
Utilizando este ejemplo de diseño
Para ejecutar este ejemplo, descargue ug_avalon_verification.zip y descomprima el disco duro. Luego, siga las instrucciones de Avalon Guía del usuario de Verification IP Suite (PDF).
Enlaces relacionados
Para obtener más información sobre las especificaciones de la interfaz Avalon, visite: