El ejemplo de diseño de sistemas de conversión digital descendente, con funciones de compilador de comb de integrador en cascada (CIC) y de respuesta a impulso finita (FIR), demuestra un sistema digital multicanal de varias velocidades que utiliza la propiedad intelectual (PI) del procesamiento de señales digitales (DSP).
La conversión de frecuencia de muestreo tiene una amplia gama de aplicaciones en los sistemas digitales modernos, especialmente los sistemas de comunicaciones inalámbricas como los sistemas WCDMA y WiMAX. La implementación eficiente de la decimación y la decodificación se puede lograr mediante la decodificación de filtros CIC y FIR.
Este ejemplo muestra un sistema de conversión de velocidad de datos descendente que se puede ver comúnmente en los receptores WiMAX de multiplexión de división de tiempo (TDM). El diagrama general del sistema se muestra en la Figura 1.
Modelo
La entrada al ejemplo de diseño proviene de dos fuentes de datos independientes, como los componentes en fase (I) y quadratura (Q) de un sistema de comunicaciones digitales. La señal en fase es una ola sine con una frecuencia central de 4,57 MHz. La señal de cuadratura es una ola cosina también centrada en 4,57 MHz. El flujo de datos de entrada combinado, multiplexado por tiempo, se muestra a 182,784 MHz, por lo que la velocidad de datos correspondiente para las señales en fase y quadratura es de 91,392 MHz. Parte de la señal de entrada está dañada por el ruido adicional de alta frecuencia.
Los filtros CIC y FIR convierten la velocidad de muestreo de las señales en fase y quadratura a 11,484 MHz mientras se mantiene la información del espectro de señales de entrada. Los filtros de diezmación también rechazan el ruido fuera de banda. Por lo tanto, el resultado de este sistema de conversión de velocidad debe ser ondas sinaísidas sinaísidas de muestreo de frecuencia de 4,57 MHz. Para los sistemas de cambio de velocidad bien definidos, la señal de información de banda estrecha debe mantener su espectro de entrada a salida, como se demuestra en este ejemplo de diseño.
Funciones
- La diezma o desactivación se implementa de manera eficiente utilizando la PI del compilador CIC.
- El compilador FIR está configurado para tener una respuesta de frecuencia sinc inversa para compensar el filtrado de CIC.
- Se proporciona un filtro de compensación CIC para el diseño de script MATLAB* para su referencia. El script utiliza el método de muestreo de frecuencia para diseñar un filtro FIR que tenga una respuesta inversa a la frecuencia sinc. La respuesta general del sistema se necesita para que verifique las especificaciones clave del sistema, como la ondulación de banda de paso y la aspiración de desconocimiento de banda.
- Se admiten varias fuentes de datos de entrada. Para las aplicaciones inalámbricas y alámbrico, los datos de entrada pueden considerarse como multiplexión de división de tiempo. Para otras aplicaciones, las fuentes de datos pueden considerarse entrelazadas.
- Se incluye el convertidor de formato de paquete para desconverar correctamente varias fuentes de datos para la pantalla.
- La interfaz Avalon® Streaming (Avalon-ST) transfiere los datos de paquetes desde múltiples fuentes de datos entre núcleos. Para obtener más información sobre Avalon-ST, consulte las especificaciones de la interfaz Avalon® (PDF).
Archivos
Descargue los archivos utilizados en este ejemplo:
- Descargar archivo de diseño de ejemplo de DDC (versión 71)
- Descargar archivo README de ejemplo de DDC (versión 71)
- Descargar archivo de diseño de ejemplo de DDC (versión 61)
- Descargar archivo README de ejemplo de DDC (versión 61)
El uso de este diseño se rige por, y está sujeto a, los términos y condiciones del Contrato de licencia de diseño de referencia de hardware.
Los archivos de la descarga zip incluyen lo siguiente:
- TDMDDC.mdl: archivo de diseño de DSP Builder
- ciccomp.m: script de MATLAB para el diseño de un filtro de compensación de CIC sinc inversa
- cic.vhd: archivo contenedor para generar el núcleo de IP de compilador CIC
- fir.vhd: archivo contenedor para generar el núcleo de PI del compilador FIR
- fdcoeffR4N8M1L110.txt: compensaciones previas de filtros fir
Parámetros
Ejemplo de diseño DE CIC y COMPENSACIÓN FIR en DSP Builder for Intel® FPGAs
La Tabla 1 muestra las especificaciones generales de respuesta a la frecuencia. Seleccione los parámetros para los filtros CIC y FIR (consulte las tablas 2 y 3) según el requisito de respuesta de frecuencia.
Tabla 1. Requisito de espectro total de ejemplo de DDC WiMAX
| de parámetros | |
|---|---|
| Frecuencia de muestreo de entrada | 91,392 MHz |
| Frecuencia de muestreo de salida | 11,424 MHz |
| Perímetro de banda de paso | 4,75 MHz |
| Ripple de banda de paso | < de 0,05 dB |
| Desconocimiento de banda | > 90 dB |
Tabla 2. Parámetros para el filtro CIC
| de parámetros CIC | |
|---|---|
| Tipo de filtro | Aniquilación |
| Cantidad de etapas | 8 |
| Factor de cambio de tasa | 4 |
| Demora diferencial | 1 |
| Cantidad de interfaces | 1 |
| Cantidad de canales por interfaz | 2 |
| Ancho de datos de entrada | 8 |
| Ancho de datos de salida | 16 |
| Poda de Hogenlove | En |
| Rounding de salida | Convergente |
Tabla 3. Parámetros para el filtro FIR
| de parámetros FIR | |
|---|---|
| Especificación de velocidad | Diezma en 2 |
| Canales de entrada | 2 |
| Bitwidth de entrada | Binario 16 firmado |
| Bitwidth de salida | Resolución completa |
| Escalamiento de las funciones con alto desempeño | Ninguno |
| Familia de dispositivos | Stratix® II |
| Estructura | MCV |
| Nivel de canalización | 2 |
| Relojes por datos de salida | 2 |
| Almacenamiento de datos | M4K |
| Almacenamiento de almacenamiento de alto costo | M512 |
| Multiplicador | Bloques DSP |
| Entrada de opiniones | Del archivo |