Este ejemplo describe un diseño de multiplicador-acumulador firmado de 8 bits con puertos de E/S registrados y una entrada de carga sincrónica en VHDL. Las herramientas de síntesis pueden detectar diseños de multiplicador-acumulador en el código HDL y inferir automáticamente la altmult_accum megafunction o mapear la lógica a bloques DSP en la arquitectura del dispositivo de destino.
Descargue los archivos utilizados en este ejemplo:
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
Tabla 1. Listado de puertos de multiplicador-acumulador firmados
| del tipo de | nombrede | puerto |
|---|---|---|
| a[7:0], b[7:0] | Entrada | Entradas de datos registrados de 8 bits |
| Clk | Entrada | Entrada de reloj |
| descarga | Entrada | Entrada de carga sincrónica |
| accum_out[15:0] | Salida | Salida de 16 bits |