Este ejemplo describe un multiplicador firmado de 8 bits con E/S registrada en Verilog HDL. Las herramientas de síntesis detectan diseños de multiplicador en código HDL e inferencia lpm_mult megafunción.
Descargue los archivos utilizados en este ejemplo:
- Descargar signed_mult_v.zip
- Descargue el multiplicador firmado con el archivo README de E/S registrado
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
Tabla 1. Listado de puertos de multiplicador firmados
Nombre de puerto |
Tipo |
Descripción |
---|---|---|
a[7:0], |
Entrada |
Entradas de datos registrados de 8 bits para la unidad de multiplicador. Los datos de entrada se alimentan al multiplicador en cada ciclo de reloj. |
Clk |
Entrada |
Reloj. |
salida[15:0] |
Salida |
Resultado firmado de 16 bits de la unidad de multiplicador. |