Este ejemplo describe un contador de 8 bits con entradas habilitadas de restablecimiento asincrónico y recuento en Verilog HDL. Las herramientas de síntesis detectan diseños de contadores en código HDL e inferencia lpm_counter megafunción.
Descargue los archivos utilizados en este ejemplo:
Contador de descarga con archivo README de reinicio asincrónico ›
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel® y están sujetos a ellos.
La Tabla 1 enumera los puertos y ofrece una descripción de cada uno.
Tabla 1. Contador con listado de puertos de reinicio asincrónico
| del tipo de | nombrede | puerto |
|---|---|---|
| Clk | Entrada | Reloj |
| Restablecer | Entrada | Restablecimiento asincrónico |
| Ena | Entrada | Habilitación de conteo |
| resultado[7:0] | Salida | Salida del contador de 8 bits |