Este ejemplo describe un registro de desplazamiento largo de 64 bits y ancho de 8 bits con tomas igualmente espaciados en Verilog HDL. Las herramientas de síntesis detectan grupos de registros de desplazamiento e inferencia altshift_taps megafunción dependiendo de la arquitectura del dispositivo de destino.
Descargue los archivos utilizados en este ejemplo:
- Descargar shift_8x64_taps_v.zip
- Descargue el registro de desplazamiento 8x64 con un archivo README con un toque
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
La Tabla 1 enumera los puertos y ofrece una descripción de cada uno.
Tabla 1. Lista de puertos de registro de desplazamiento 8 x 64
Nombre de puerto |
Tipo |
Descripción |
|---|---|---|
Clk |
Entrada |
Reloj |
Cambio |
Entrada |
Entrada de activación de desplazamiento |
sr_in[7:0] |
Entrada |
Entrada del registro de desplazamiento de 8 bits |
sr_tap_one[7:0] |
Salida |
Salida de 8 bits del primer toque |
sr_tap_two[7:0] |
Salida |
Salida de 8 bits del segundo toque |
sr_tap_three[7:0] |
Salida |
Salida de 8 bits del tercer toque |
sr_out[7:0] |
Salida |
Salida del registro de desplazamiento de 8 bits |