Introducción
| Núcleo de la IP | Categoría del núcleo de la IP |
|---|---|
| Nios V/g Processor Intel FPGA IP | Embedded Processor |
| In-System Sources & Probes Intel FPGA IP | Debug |
Descripción detallada
Un motor de procesamiento (PE) que realiza cálculos aritméticos y lógicos básicos está conectado al Nios® procesador V/g mediante la interfaz de instrucciones personalizada. La versión actual de la interfaz de instrucciones personalizadas del procesador Nios® V/g admite operaciones de hasta 32 bits.
Consulte el documento para obtener más detalles sobre el diseño.
Preparar la plantilla de diseño en la GUI del software Quartus Prime
Nota: Después de descargar el ejemplo de diseño, debe preparar la plantilla de diseño. El archivo descargado tiene la forma de un archivo <proyecto>.par que contiene una versión comprimida de sus archivos de diseño (similar a un archivo .qar) y metadatos que describen el proyecto. La combinación de esta información es lo que constituye un archivo <proyecto>.par. Simplemente puede hacer doble clic en el archivo <proyecto>.par y Quartus iniciará ese proyecto.