Intel Agilex® 7 FPGA – CvP P-Tile para ejemplo de diseño del modo de inicialización

Intel Agilex® 7 FPGA – CvP P-Tile para ejemplo de diseño del modo de inicialización

763978
12/17/2022

Introducción

Este diseño demuestra el modo de inicialización Configuración vía protocolo (CvP) en el kit de desarrollo Intel Agilex® 7 FPGA serie F.

Detalles de diseño

Familia de dispositivos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie F

Edición de Quartus

Intel® Quartus® Prime Pro Edition

Versión de Quartus

22.4

Otras etiquetas

Validado en Quartus

Intel® FPGA P-Tile

Núcleos de IP (12)
Núcleo de la IP Categoría del núcleo de la IP
On-Chip Memory (RAM or ROM) OnChipMemory
Reset Controller QsysInterconnect
MM Interconnect QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Memory-Mapped Router QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Burst Adapter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-MM Master Agent QsysInterconnec

Descripción detallada

La configuración a través del protocolo (CvP) es un esquema de configuración compatible con Intel Agilex 7 FPGAs. El esquema de configuración de CvP crea imágenes separadas para la periferia y la lógica de núcleo. Puede almacenar la imagen periférica en un dispositivo de configuración local y la imagen principal en la memoria host, lo que reduce los costos del sistema y aumenta la seguridad de la imagen de núcleo patentada. CvP configurará la estructura de FPGA a través del enlace PCI Express* (PCIe*) y está disponible solo para las variantes de punto final.


Preparar la plantilla de diseño en la GUI del software Quartus Prime

Nota: Después de descargar el ejemplo de diseño, debe preparar la plantilla de diseño. El archivo descargado tiene la forma de un archivo <proyecto>.par que contiene una versión comprimida de sus archivos de diseño (similar a un archivo .qar) y metadatos que describen el proyecto. La combinación de esta información es lo que constituye un archivo <proyecto>.par. Simplemente puede hacer doble clic en el archivo <proyecto>.par y Quartus iniciará ese proyecto.


El segundo medio para abrir la plantilla de proyecto es a través del Asistente para nuevo proyecto (File-> New Project Wizard). Después de ingresar el nombre del proyecto y la carpeta en el primer panel, el segundo panel le pedirá que especifique un proyecto vacío o una plantilla de proyecto. Seleccione la plantilla de proyecto. Verá una lista de proyectos de plantillas de diseño que ha cargado anteriormente, así como varios "Diseños de pines de línea base" que contienen el anclaje y la configuración para una variedad de kits de desarrollo. Si no ve su plantilla de diseño en la lista, haga clic en el enlace que indica instalar las plantillas de diseño en un círculo a continuación:



Busque el archivo <project>.par que descargó, haga clic en siguiente, seguido de Finalizar, y su plantilla de diseño se instalará y se mostrará en el panel Navegador de proyectos en Quartus.


Nota: Cuando un diseño se almacena en la Tienda de diseño como plantilla de diseño, se ha probado previamente la regresión en comparación con la versión indicada del software Quartus. La regresión garantiza que la plantilla de diseño supere los pasos de análisis/síntesis/ajuste/ensamblaje en el flujo de diseño de Quartus.


Preparar la plantilla de diseño en la línea de comandos del software Quartus Prime

En la línea de comandos, escriba el comando siguiente:

quartus_sh --platform_install -package <directorio del proyecto>/<proyecto>.par


Una vez que se complete el proceso, escriba:

quartus_sh --platform -name < proyecto>

Detalles de diseño

Familia de dispositivos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie F

Edición de Quartus

Intel® Quartus® Prime Pro Edition

Versión de Quartus

22.4

Otras etiquetas

Validado en Quartus

Intel® FPGA P-Tile