Intel® MAX® 10 FPGA – Intel MAX 10 FPGA DDR3 con ejemplo de diseño de características de depuración

Intel® MAX® 10 FPGA – Intel MAX 10 FPGA DDR3 con ejemplo de diseño de características de depuración

714825
5/18/2016

Introducción

Intel® MAX® diseño DDR3 de 10 FPGA con función de depuración. Tenga en cuenta que este diseño utiliza memoria DDR3 y el pinout en el kit de desarrollo cambia en función de la revisión de su kit. Vea el diseño de pines de línea base del kit de desarrollo de Intel MAX 10 FPGA para un script de TCL con los cambios de anclaje entre las diferentes revisiones de los kits de desarrollo.

Detalles de diseño

Familia de dispositivos

FPGA Intel® MAX® 10

Edición de Quartus

Intel® Quartus® Prime Standard Edition

Versión de Quartus

16.0

Núcleos de IP (14)
Núcleo de la IP Categoría del núcleo de la IP
DDR3 SDRAM Controller with UniPHY ExternalMemoryInterfaces
Altera DDR3 Nextgen Memory Controller ExternalMemoryInterfaces
Altera Nextgen Memory Controller MM-ST Adapter ExternalMemoryInterfaces
Altera DDR3 Nextgen Memory Controller Core ExternalMemoryInterfaces
Altera DDR3 AFI Multiplexer ExternalMemoryInterfaces
DDR3 SDRAM External Memory PHY ExternalMemoryInterfaces
DDR3 SDRAM External Memory PLL/DLL/OCT block ExternalMemoryInterfaces
DDR3 SDRAM Qsys Sequencer ExternalMemoryInterfaces
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-MM Traffic Generator and BIST Engine QsysInterconnect
Traffic Generator and BIST Engine Core SimulationDebugVerification
Reset Controller QsysInterconnect

Descripción detallada

Prepare la plantilla de diseño en la GUI del software Quartus Prime (versión 14.1 y posteriores)


Nota: Después de descargar el ejemplo de diseño, debe preparar la plantilla de diseño. El archivo descargado tiene la forma de un archivo <proyecto>.par que contiene una versión comprimida de sus archivos de diseño (similar a un archivo .qar) y metadatos que describen el proyecto. La combinación de esta información es lo que constituye un archivo <proyecto>.par. En las versiones 16.0 o posteriores, simplemente puede hacer doble clic en el archivo <project>.par y Quartus iniciará ese proyecto.


El segundo medio para abrir la plantilla de proyecto es a través del Asistente para nuevo proyecto (File-> New Project Wizard). Después de ingresar el nombre del proyecto y la carpeta en el primer panel, el segundo panel le pedirá que especifique un proyecto vacío o una plantilla de proyecto. Seleccione la plantilla de proyecto. Verá una lista de proyectos de plantillas de diseño que ha cargado anteriormente, así como varios "Diseños de pines de línea base" que contienen el anclaje y la configuración para una variedad de kits de desarrollo. Si no ve su plantilla de diseño en la lista, haga clic en el enlace que indica instalar las plantillas de diseño en un círculo a continuación:



Busque el archivo <project>.par que descargó, haga clic en siguiente, seguido de Finalizar, y su plantilla de diseño se instalará y se mostrará en el panel Navegador de proyectos en Quartus.


Nota: Cuando un diseño se almacena en la Tienda de diseño como plantilla de diseño, se ha probado previamente la regresión en comparación con la versión indicada del software Quartus. La regresión garantiza que la plantilla de diseño supere los pasos de análisis/síntesis/ajuste/ensamblaje en el flujo de diseño de Quartus.



Preparar la plantilla de diseño en la línea de comandos del software Quartus Prime


En la línea de comandos, escriba el comando siguiente:

quartus_sh --platform_install -package <directorio del proyecto>/<proyecto>.par


Una vez que se complete el proceso, escriba:

quartus_sh --platform -name < proyecto>



Nota:

* Versión ACDS: 16.0.0 Estándar


Detalles de diseño

Familia de dispositivos

FPGA Intel® MAX® 10

Edición de Quartus

Intel® Quartus® Prime Standard Edition

Versión de Quartus

16.0