Intel® Arria® 10 FPGA – Ejemplo de diseño de escalador y mezclador DisplayPort UHD

Intel® Arria® 10 FPGA – Ejemplo de diseño de escalador y mezclador DisplayPort UHD

714642
3/6/2017

Introducción

El diseño se ejecuta en un kit de desarrollo FPGA Intel® Arria® 10 GX. La tarjeta secundaria Bitec FMC se utiliza para recibir datos de vídeo de la unidad de procesador gráfico (GPU) en la tarjeta gráfica del PC y transmitir datos de vídeo a un monitor. Este diseño de referencia recibe datos de video (ya sea con resolución de 1080p o 2160p) a través del enlace DisplayPort RX. El video recibido se convierte a la transmisión de video de transmisión de Avalon® (Avalon-ST), se escala o se reduce y se almacena en la memoria externa. Luego, la imagen almacenada en búfer se mezcla con un fondo de barra de color de 3840 x 2160 y un ícono de OSD, y se envía a la fuente de DisplayPort. La imagen combinada se transmite a un monitor compatible con DisplayPort a través de un enlace DisplayPort TX.

Detalles de diseño

Familia de dispositivos

FPGA de SoC y FPGA Intel® Arria® 10

Edición de Quartus

Intel® Quartus® Prime Standard Edition

Versión de Quartus

16.1

Núcleos de IP (52)
Núcleo de la IP Categoría del núcleo de la IP
Avalon FIFO Memory OnChipMemory
Nios II Gen2 Processor NiosII
Nios II Gen2 Processor Unit NiosII
DisplayPort AudioVideo
IRQ Mapper QsysInterconnect
IRQ Clock Crosser QsysInterconnect
JTAG UART ConfigurationProgramming
altera_jtag_avalon_master QsysInterconnect
Avalon-ST Bytes to Packets Converter QsysInterconnect
Avalon-ST Channel Adapter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-ST JTAG Interface QsysInterconnect
Avalon-ST Packets to Bytes Converter QsysInterconnect
Reset Controller QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
Avalon Packets to Transaction Converter QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-ST Handshake Clock Crosser QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Memory-Mapped Router QsysInterconnect
PIO (Parallel I/O) Other
On-Chip Memory (RAM or ROM) OnChipMemory
Interval Timer Peripherals
System ID Peripheral Other
Avalon-ST Data Format Adapter QsysInterconnect
Avalon-ST Video stream cleaner QsysInterconnect
Video Input Bridge AudioVideo
Clipper II (4K Ready) AudioVideo
Clocked Video Input II (4K Ready) AudioVideo
Clocked Video Output II (4K Ready) AudioVideo
Arria 10 External Memory Interfaces ExternalMemoryInterfaces
EMIF Core Component for 20nm Families ExternalMemoryInterfaces
Avalon-MM Pipeline Bridge QsysInterconnect
Mixer II (4K Ready) AudioVideo
Scaler II AudioVideo
Scaler Algorithmic Core AudioVideo
Frame Buffer II (4K Ready) AudioVideo
Arria 10 Transceiver Native PHY TransceiverPHY
Transceiver PHY Reset Controller TransceiverPHY
Arria 10 FPLL ClocksPLLsResets
Altera GPIO Other
Altera GPIO Core Other
Altera IOPLL ClocksPLLsResets
Altera Arria 10 XCVR Reset Sequencer Other

Descripción detallada

Prepare la plantilla de diseño en la GUI del software Quartus Prime (versión 14.1 y posteriores)


Nota: Después de descargar el ejemplo de diseño, debe preparar la plantilla de diseño. El archivo descargado tiene la forma de un archivo <proyecto>.par que contiene una versión comprimida de sus archivos de diseño (similar a un archivo .qar) y metadatos que describen el proyecto. La combinación de esta información es lo que constituye un archivo <proyecto>.par. En las versiones 16.0 o posteriores, simplemente puede hacer doble clic en el archivo <project>.par y Quartus iniciará ese proyecto.


El segundo medio para abrir la plantilla de proyecto es a través del Asistente para nuevo proyecto (File-> New Project Wizard). Después de ingresar el nombre del proyecto y la carpeta en el primer panel, el segundo panel le pedirá que especifique un proyecto vacío o una plantilla de proyecto. Seleccione la plantilla de proyecto. Verá una lista de proyectos de plantillas de diseño que ha cargado anteriormente, así como varios "Diseños de pines de línea base" que contienen el anclaje y la configuración para una variedad de kits de desarrollo. Si no ve su plantilla de diseño en la lista, haga clic en el enlace que indica instalar las plantillas de diseño en un círculo a continuación:



Busque el archivo <project>.par que descargó, haga clic en siguiente, seguido de Finalizar, y su plantilla de diseño se instalará y se mostrará en el panel Navegador de proyectos en Quartus.


Nota: Cuando un diseño se almacena en la Tienda de diseño como plantilla de diseño, se ha probado previamente la regresión en comparación con la versión indicada del software Quartus. La regresión garantiza que la plantilla de diseño supere los pasos de análisis/síntesis/ajuste/ensamblaje en el flujo de diseño de Quartus.



Preparar la plantilla de diseño en la línea de comandos del software Quartus Prime


En la línea de comandos, escriba el comando siguiente:

quartus_sh --platform_install -package <directorio del proyecto>/<proyecto>.par


Una vez que se complete el proceso, escriba:

quartus_sh --platform -name < proyecto>



Nota:

* Versión ACDS: 16.1.0 Standard


Detalles de diseño

Familia de dispositivos

FPGA de SoC y FPGA Intel® Arria® 10

Edición de Quartus

Intel® Quartus® Prime Standard Edition

Versión de Quartus

16.1