Intel® Arria® 10 FPGA – Portal de actualización de placas con diseño de referencia de memoria flash EPCQ

Intel® Arria® 10 FPGA – Portal de actualización de placas con diseño de referencia de memoria flash EPCQ

714506
12/21/2016

Introducción

Este ejemplo es un portal de actualización de placa (BUP) basado en web que contiene un procesador Nios® II y una función de control de acceso a medios (MAC) Ethernet de triple velocidad. El ejemplo de diseño implementa características básicas de configuración remota en sistemas basados en Nios II procesador que utilizan memoria flash EPCQ para Intel® Arria® 10 GX FPGAs. El diseño puede obtener una dirección IP de cualquier servidor DHCP y servir una página web desde la memoria flash en la placa a cualquier computadora host en la misma red. Además, este diseño admite una dirección IP estática, donde el desarrollador debe insertar el diseño requerido manualmente antes de cargar el diseño en flash EPCQ. La página web le permite cargar nuevas imágenes de diseño tanto para el hardware de usuario como para el software de usuario. Además, puede activar la reconfiguración de la imagen de fábrica a la imagen de usuario a través de la página web.

Detalles de diseño

Familia de dispositivos

FPGA de SoC y FPGA Intel® Arria® 10

Edición de Quartus

Intel® Quartus® Prime Standard Edition

Versión de Quartus

16.1

Núcleos de IP (36)
Núcleo de la IP Categoría del núcleo de la IP
Avalon-ST Adapter QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
PIO (Parallel I/O) Other
Nios II Gen2 Processor NiosII
Nios II Gen2 Processor Unit NiosII
On-Chip Memory (RAM or ROM) OnChipMemory
Altera Serial Flash Controller Flash
Altera ASMI Parallel ConfigurationProgramming
Altera EPCQ Serial Flash controller core ConfigurationProgramming
Interval Timer Peripherals
Altera IOPLL ClocksPLLsResets
IRQ Mapper QsysInterconnect
IRQ Clock Crosser QsysInterconnect
JTAG UART ConfigurationProgramming
MM Interconnect QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-ST Handshake Clock Crosser QsysInterconnect
Memory-Mapped Burst Adapter QsysInterconnect
Memory-Mapped Router QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Avalon-MM Pipeline Bridge QsysInterconnect
Reset Controller QsysInterconnect
Altera Remote Update ConfigurationProgramming
Altera Remote Update Core ConfigurationProgramming
Scatter-Gather DMA Controller BridgesAndAdaptors
System ID Peripheral Other
Triple-Speed Ethernet Ethernet
Altera LVDS SERDES Other
altera_lvds_core20 Other

Descripción detallada

Prepare la plantilla de diseño en la GUI del software Quartus Prime (versión 14.1 y posteriores)


Nota: Después de descargar el ejemplo de diseño, debe preparar la plantilla de diseño. El archivo descargado tiene la forma de un archivo <proyecto>.par que contiene una versión comprimida de sus archivos de diseño (similar a un archivo .qar) y metadatos que describen el proyecto. La combinación de esta información es lo que constituye un archivo <proyecto>.par. En las versiones 16.0 o posteriores, simplemente puede hacer doble clic en el archivo <project>.par y Quartus iniciará ese proyecto.


El segundo medio para abrir la plantilla de proyecto es a través del Asistente para nuevo proyecto (File-> New Project Wizard). Después de ingresar el nombre del proyecto y la carpeta en el primer panel, el segundo panel le pedirá que especifique un proyecto vacío o una plantilla de proyecto. Seleccione la plantilla de proyecto. Verá una lista de proyectos de plantillas de diseño que ha cargado anteriormente, así como varios "Diseños de pines de línea base" que contienen el anclaje y la configuración para una variedad de kits de desarrollo. Si no ve su plantilla de diseño en la lista, haga clic en el enlace que indica instalar las plantillas de diseño en un círculo a continuación:



Busque el archivo <project>.par que descargó, haga clic en siguiente, seguido de Finalizar, y su plantilla de diseño se instalará y se mostrará en el panel Navegador de proyectos en Quartus.


Nota: Cuando un diseño se almacena en la Tienda de diseño como plantilla de diseño, se ha probado previamente la regresión en comparación con la versión indicada del software Quartus. La regresión garantiza que la plantilla de diseño supere los pasos de análisis/síntesis/ajuste/ensamblaje en el flujo de diseño de Quartus.



Preparar la plantilla de diseño en la línea de comandos del software Quartus Prime


En la línea de comandos, escriba el comando siguiente:

quartus_sh --platform_install -package <directorio del proyecto>/<proyecto>.par


Una vez que se complete el proceso, escriba:

quartus_sh --platform -name < proyecto>



Nota:

* Versión ACDS: 16.1.0 Standard


Detalles de diseño

Familia de dispositivos

FPGA de SoC y FPGA Intel® Arria® 10

Edición de Quartus

Intel® Quartus® Prime Standard Edition

Versión de Quartus

16.1