Formación dirigida por un instructor: Intel® FPGA Timing Closure: Hands-On Lab

Descripción

Este taller es una continuación de la® clase Intel FPGA Timing Closure: Lecture. Su tiempo durante este taller se dedicará principalmente a utilizar el software Intel® Quartus® Prime para practicar técnicas de cierre de tiempo. Habrá una breve revisión de las técnicas de cierre de tiempo y los informes aprendidos en la clase anterior antes de comenzar los laboratorios.