Capacitación dirigida por un instructor: Análisis de sincronización Altera® FPGA: laboratorios prácticos
726460
2023-07-14
Public
La vista previa no está disponible para este archivo. Descargue el archivo.
Descripción
En esta clase, trabajará en laboratorios prácticos en una máquina virtual para practicar sus habilidades de análisis de tiempo. Venga como está a la clase, no se necesita configuración. Se requiere conocimiento previo de los conceptos de análisis de tiempo. Si necesita aprenderlos, antes de venir a clase, asista a la clase Análisis de tiempo: Clase. Habrá una breve revisión de las restricciones de la COSUDE comenzando los laboratorios.
Instrucciones de uso
Activos relacionados
Título y descripción
Formato
Idioma
Acción
Instructor-Led Training: Altera® FPGA Timing Analysis: Lecture
You will learn how to constrain & analyze a design for timing using the Timing Analyzer in the Quartus® Prime Pro software v. 22.1. This includes writing Synopsys* Design Constraint (SDC) files, generating various timing reports in the Timing Analyzer & applying this knowledge to an FPGA design. Besides learning the basic requirements to ensure that your design meets timing, you will see how the Timing Analyzer makes it easy to create timing constraints to help you meet those requirements.
Note: While the focus of this course is the Quartus Prime Pro software, much of the flow and constraints are valid with the Standard and Lite versions of the software.