Análisis de temporización del software Intel® Quartus® Prime Pro – Parte 5: Excepciones de temporización

Ver

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652972
2021-09-08
Public

Descripción

Esta es la parte 5 de un curso de 5 partes. Aprenderá y cómo aplicar las excepciones de temporización rutas falsas, rutas multiciclo y retrasos mínimos y máximos utilizando el formato Synopsys* Design Constraints (SDC) en el Analizador de temporización en el software Intel® Quartus® Prime Pro v. 20.3.

Instrucciones de uso