Análisis de temporización del software Intel® Quartus® Prime Pro – Parte 3: Restricciones de reloj

Ver

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652874
2021-09-08
Public

Descripción

Esta es la parte 3 de un curso de 5 partes. Aprenderá a crear relojes, relojes generados, incertidumbre de reloj y grupos de relojes utilizando el formato Synopsys* Design Constraints (SDC) en el Analizador de temporización del software Intel® Quartus® Prime Pro v. 20.3.

Instrucciones de uso