FPGA Introducción a los componentes de potencia total

Visión general

Las fuentes de alimentación externas proporcionan la energía eléctrica necesaria para el correcto funcionamiento, tanto interna como externamente, a un FPGA o CPLD. Al implementar soluciones de suministro de energía, los diseñadores deben comprender la potencia total requerida de estos suministros (también conocida como "energía ferroviaria"). Además, los diseñadores deben considerar cuánta de esa potencia total se disipa realmente dentro del dispositivo (denominada "potencia térmica" o "potencia disipada") en comparación con la porción de energía total que se disipa fuera del dispositivo, como en cargas capacitivas de salida externas y redes de terminación de resistor balanceadas.

La energía total consumida por un dispositivo, la carga de salida y las redes de terminación externas (si están presentes) generalmente se compone de los siguientes componentes de energía principales:

• Espera
• Dinámica
• E/S

La energía en espera proviene de la corriente I_CCINT del dispositivo en modo de espera. La energía dinámica del núcleo proviene de la conmutación interna dentro del dispositivo (capacitancia de carga y descarga en los nodos internos). La alimentación de E/S proviene de conmutación externa (capacidad de carga y descarga externa conectada a los pines del dispositivo), controladores de E/S y red de terminación externa (si está presente).

La energía térmica es el componente de la energía total que realmente se disipa dentro del paquete del dispositivo, y el resto se disipa externamente. La potencia térmica real disipada dentro del dispositivo es lo que los diseñadores deben considerar al decidir si la capacidad de transferencia de calor intrínseca del dispositivo (conocida como resistencia térmica) es suficiente para mantener las temperaturas internas de unión de matriz dentro de las especificaciones de operación normales, o si se requieren soluciones térmicas adicionales, como disipadores de calor de aluminio, para un rendimiento de transferencia de calor aún mejor. En general, la energía de reserva, la energía dinámica y una parte de la potencia de E/S comprenderán el componente de energía térmica real de la energía total.

Energía en espera

El dispositivo consume energía durante el modo de espera debido a las fugas de corriente. La cantidad varía según el tamaño de la matriz, la temperatura y las variaciones del proceso. La energía en espera se puede simular antes de la caracterización completa del dispositivo y se puede definir en dos categorías: energía típica y máxima.

Los dispositivos Stratix® II utilizan una tecnología de proceso de 90 nm optimizada para energía y desempeño. En comparación con los dispositivos de tecnología de proceso anteriores, los dispositivos de 90 nm disipan más energía debido a fugas, convirtiéndose en un componente importante de la potencia total. La energía de reserva muestra una fuerte dependencia de la temperatura de unión de matriz en el nodo de proceso de 90 nm, más que las tecnologías de proceso anteriores. Los diseñadores deben centrarse en mantener la temperatura de la unión al mínimo para reducir el componente de reserva de la energía total. La figura 1 muestra la relación entre la alimentación en espera y la temperatura de la unión.

Los dispositivos Stratix II utilizan tecnología de transistores de baja fuga siempre que sea posible para reducir la energía de la corriente de espera, minimizando así el consumo total de energía a 90 nm (Lea más a 90 nm Optimización de energía de silicio).

Potencia dinámica

Los nodos internos que cambian los niveles lógicos consumen energía dinámica interna para el dispositivo, ya que se necesita energía para cargar y descargar capacitancias internas en la matriz lógica y las redes de interconexión (por ejemplo, de una lógica 0 a lógica 1). La energía dinámica del núcleo incluye tanto la energía de enrutamiento como la potencia de elementos lógicos (LE) (o módulo lógico adaptativo (ALM) en el caso de Stratix II). La energía LE/ALM se consume de la carga y descarga de capacitancia del nodo interno, así como de los elementos resistivos internos. La potencia de enrutamiento proviene de la corriente requerida para cargar y descargar la capacitancia de enrutamiento externo impulsada por cada LE/ALM. La energía dinámica central también puede incluir recursos de arquitectura como:

• Bloques de RAM (M512, M4K y M-RAM)
• Bloques multiplicadores DSP
• Bucles de bloqueo de fase (PLL)
• Redes de árbol de reloj
• Transceptores de interfaz diferencial de alta velocidad (HSDI)

La potencia dinámica total se calcula multiplicando el VCCINT (1,2 V para Stratix II) por la suma total de corrientes de cada característica arquitectónica mencionada anteriormente:

Potencia dinámica = V_CCINT × Σ I_CCINT (LE/ALM, RAM, DSP, PLL, relojes, HSDI, enrutamiento)

Los valores de capacitancia equivalentes (agrupados) se utilizan para calcular la potencia dinámica y se basan en la suma de capacitancias múltiples. Por ejemplo, las capacitancias de pin, traza y paquete se suman para una señal que impulsa una entrada o salida. Esta aproximación es suficiente si se determinan con precisión las frecuencias de conmutación internas. Intel utiliza curvas de aproximación (basadas en datos de caracterización) para determinar las frecuencias de conmutación internas, lo que permite estimar eficazmente la energía dinámica para la mayoría de las topologías de diseño. La estimación de la energía total consumida por todos los recursos de un dispositivo tiene en cuenta la frecuencia máxima de conmutación del recurso, los factores de alternancia estimados, los despliegues a la lógica descendente y los coeficientes para cada recurso obtenido mediante la caracterización del dispositivo. Estos componentes se implementan en todos los aspectos del conjunto de herramientas de optimización y análisis de energía PowerPlay de Intel para la estimación y el análisis de energía.

Alimentación de E/S

La alimentación de E/S es energía V_CCIO , consumida debido a la carga y descarga de condensadores de carga externos conectados a los pines de salida del dispositivo, los circuitos del controlador de salida que funcionan en modos resistivos y cualquier red de terminación externa (si está presente). La potencia de E/S del dispositivo se calcula de la siguiente manera:

Potencia de E/S = (número de controladores de salida activos × coeficiente de disipación de energía) + 0,5 × (suma del chip-pad, el trazo del paquete, el pin y la tapa de carga de salida) × × de cambio de voltaje estándar de E/S f_MAX × (factor de alternancia/100)_{× V CCIO}

El número de controladores de salida activa incluye salidas bidireccionales activas. Además de la potencia de E/S calculada anteriormente, hay otros componentes que contribuyen a la potencia de E/S, incluidos los elementos del búfer de E/S que también son alimentados por V_CCIO. La figura 2 muestra un modelo del búfer E/S.

Como se mencionó anteriormente, una parte de la potencia V_CCIO se disipará realmente dentro del FPGA o CPLD, en comparación con la disipación externa a través de redes de resistencias de terminación y / o cargas capacitivas de salida. Los diseñadores deben tener en cuenta la potencia disipada interna de V_CCIO al planificar soluciones de administración térmica (ya sea intrínsecas al dispositivo o a través de disipadores de calor externos). Los diseñadores deben considerar los componentes de disipación externa como parte del requisito total de suministro de potencia de los reguladores o convertidores de voltaje V_CCIO (denominado potencia de carril). La tecnología de análisis de energía de Intel informa sobre la potencia térmica frente a la potencia total/ferroviaria a partir de los dispositivos Stratix II. Los dispositivos futuros también tendrán esta capacidad de informes de tecnología de análisis de energía.

Otras consideraciones de energía

Hay varios otros factores que los diseñadores deben considerar con respecto a la potencia total al diseñar con FPGAs y CPLD: corriente de entrada, potencia de configuración y V_CCPD (solo dispositivos Stratix II).

Corriente de irrupción

La corriente de irrupción es lo que requiere el dispositivo durante la etapa inicial de encendido. Durante la etapa de encendido, se debe proporcionar un nivel mínimo de corriente de matriz lógica (I_CCINT) al dispositivo, durante un período de tiempo específico. Esta duración depende de la cantidad de corriente disponible de la fuente de alimentación. Si hay más corriente disponible, V_CCINT puede aumentar más rápido. Cuando el voltaje alcanza el 90 por ciento de su valor nominal, la corriente alta inicial generalmente ya no es necesaria. La corriente de entrada máxima varía inversamente con la temperatura del dispositivo. A medida que aumenta la temperatura del dispositivo, la corriente de entrada requerida durante el encendido disminuye (aunque la corriente de espera aumentará, dada su función de temperatura).

Potencia de configuración

En el caso de una FPGA convencional, la potencia de configuración es la potencia necesaria para configurar el dispositivo. Durante la configuración y la inicialización, el dispositivo requiere energía para restablecer los registros, habilitar los pines de E/S y entrar en modo operativo. Los pines de E/S se triconfiguran durante la etapa de encendido, tanto antes como durante la configuración, para reducir la potencia y evitar que se expulsen durante este tiempo. Consulte el capítulo Configuración de dispositivos Stratix II (PDF) en el Volumen 2 del manual de dispositivos Stratix II para obtener más información sobre los esquemas de configuración en dispositivos Stratix II , así como los pines de configuración aplicables al_{V CCPD} para el voltaje.

V_CCPD

V_CCPD es una fuente de alimentación de corriente de carga separada y más pequeña para circuitos precontroladores de salida, así como para búferes de E/S de configuración y Joint Test Action Group (JTAG). V_CCPD debe conectarse a 3.3 V para alimentar los búferes de 3.3 V / 2.5 V que impulsan la entrada de configuración y los pines JTAG. Consulte el capítulo Características de CC y conmutación (PDF) en el manual del dispositivo Stratix II para obtener la especificación V_CCPD .

Enlaces relacionados

• Recursos de soluciones de energía FPGA
• Recursos de asistencia de PowerPlay Power Analyzer
• Red de distribución de energía
• Primeros estimadores de energía (EPE) y analizadores de energía
• Integridad de la fuente de alimentación
• Administración térmica