Compatibilidad del paquete de diseño integrado Nios® II
Intel® FPGA proporciona amplia documentación y asistencia a la familia Nios II de procesadores integrados para ayudarlo a desarrollar y depurar rápida y fácilmente sus sistemas de procesador integrados.
Puede descargar y licenciar la Nios II cadena de herramientas de procesador integrada desde esta página. Los siguientes enlaces ofrecen documentación completa sobre el procesador Nios II, respuestas a preguntas frecuentes, tutoriales, demostraciones en línea, ejemplos de diseño, diseños de referencia y documentos técnicos.
A continuación, se proporciona información sobre clases de entrenamiento, demostraciones y pedidos de productos.
Información general
Hojas de Errata
Documentación técnica integrada
- Una solución flexible para Ethernet industrial
- La plataforma para dispositivos "Energy Aware"
- Añadir aceleradores de hardware para reducir la potencia en sistemas integrados
- Implementación de una interfaz rentable entre el hombre y la máquina para electrodomésticos
- Generar vistas panorámicas gracias a la unión de varias imágenes de ojo de pez
- Uso de FPGAs para renderizar gráficos e interfaces LCD de unidad
- Una arquitectura flexible para la corrección de ojo de pez en cámaras de visión posterior automotriz
- Seleccione la tecnología de memoria de alta velocidad adecuada para su sistema
- Generación automatizada de aceleradores de hardware con acceso directo a la memoria desde las funciones estándar C de LA/ISO/DEA
análisis de desempeño Nios II y otra documentación
Notas de la aplicación
- AN 595: Uso y aplicaciones del controlador de interrupciones vectoriales
- Archivos de diseño AN 595
- AN 548: Nios II sistema de configuración compacto para Cyclone® III
- Archivos de diseño AN 548
- AN 543: Depuración de software Nios II con el depurador lauterbach
- Archivos de diseño AN 543
- AN 531: Reducción de energía con aceleradores de hardware
- Archivos de diseño AN 531
- AN 459: Pautas para el desarrollo de un controlador de dispositivo Nios II HAL
- Ejemplo de diseño de AN 459
- AN 458: Métodos alternativos de arranque Nios II
- Archivos de diseño AN 458
- AN 446: Depuración de sistemas Nios II con el analizador de lógica integrada SignalTap* II
- Archivos de diseño AN 446
- AN 440: Aceleración de las aplicaciones de red Nios II
- Archivos de diseño AN 440
- AN 429: Configuración remota a través de Ethernet con el procesador Nios II
- Archivos de diseño AN 429
- AN 417: Aceleración de funciones con el compilador C2H: Scatter-Gather DMA con suma de comprobación
- Archivos de diseño AN 417
- AN 391: Sistemas de Nios II de perfiles
- Archivos de diseño AN 391
- AN 350: Actualización de Nios sistemas de procesadores al procesador Nios II
- AN 346: Uso de los diseños de referencia del controlador de configuración Nios II
- AN 371: Diseño de referencia del sistema de gráficos automotriz
- AN 527: Implementación de un controlador LCD
Tutoriales
- Tutorial sobre creación de sistemas de Nios II multiprocesadores
- Archivo de diseño de procesador múltiple
- Mi primer tutorial de software Nios II
- tutorial sobre desarrollo de hardware Nios II
- Archivos de diseño de tutoriales de hardware
- Tutorial de diseño del arquitecto de sistema Nios II
- archivos de diseño tutorial de diseño del arquitecto Nios II
- Uso de MicroC/OS-II RTOS con el tutorial de procesador Nios II
- Utilizando Nios II tutorial de instrucciones personalizadas de punto flotante
- Utilizando Nios II tutorial de memoria estrechamente acoplada
- Archivos de diseño de tutorial de memoria estrechamente acoplados
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.