FPGA Centros de recursos de software de diseño
Los recursos de software FPGA vinculados en la página se dividen en áreas funcionales de acuerdo con el flujo de diseño FPGA.
de los centros de recursos | |
---|---|
Centro de asistencia para licencias de Intel® FPGA | Instrucciones para guiarlo a través del proceso de concesión de licencias y ayudarlo a aprovechar al máximo su experiencia FPGA. Ya sea que sea un usuario nuevo o existente, esta página le proporcionará toda la información esencial para comenzar rápidamente. |
Compatibilidad con scripting de software Intel® Quartus® Prime y Quartus® II | Proporciona recursos que incluyen compatibilidad integral con scripting para flujos de diseño de scripts de lenguaje de comandos de línea de comandos (Tcl) de línea de comandos y de herramientas. |
Centro de soporte para la gestión de E/S y el desarrollo de la placa | Proporciona documentación, capacitación y herramientas para la planificación temprana de E/S y la aprobación. |
Centro de recursos de entrada y planeación de diseño | Proporciona directrices sobre la planificación y estructuración del diseño, así como detalles sobre la administración de la metaestabilidad en el diseño y estilos de codificación HDL que pueden tener un efecto significativo en la calidad de los resultados del diseño. |
Centro de recursos de visores de síntesis y netlist | Proporciona documentación para síntesis integrada avanzada e interfaces con otras herramientas de síntesis de terceros. |
Centro de recursos de compilación incremental | Proporciona instrucciones para la función de compilación incremental que incluye metodología de diseño incremental para FPGAs de alta densidad. |
Recursos de soporte de optimización | Proporciona instrucciones para la optimización del diseño a fin de ayudar a mejorar el rendimiento para reducir el uso de recursos, cerrar la sincronización y reducir los tiempos de compilación. |
Primeros estimadores de energía (EPE) y analizadores de energía | Proporciona estimadores de energía iniciales, Intel® FPGA Power and Thermal Calculator y el analizador de energía para darle la capacidad de estimar el consumo de energía |
Centro de recursos del analizador de tiempo | Proporciona instrucciones y recursos para El analizador de sincronización es un analizador de temporización estática de fuerza ASIC que es compatible con el formato Synopsys® Design Constraints (SDC) estándar de la industria. |
Centro de recursos de Classic Timing Analyzer | Proporciona instrucciones para el software Quartus® II incluye el clásico analizador de tiempo que combina potentes funciones con facilidad de uso. |
Centro de recursos de depuración en chip | Proporciona vínculos a documentación disponible sobre herramientas de depuración en chip. Las herramientas de depuración en chip permiten la captura en tiempo real de los nodos internos en su diseño para ayudarlo a verificar su diseño rápidamente sin el uso de equipos externos. |
Centro de recursos de soporte de la herramienta EDA |
El ecosistema de Intel® EDA garantiza que cuente con una solución de diseño completa al diseñar, verificar e integrar los FPGAs de Intel® en sus sistemas. |
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.