Centro para desarrolladores Intel® Arria® 10 FPGA
El centro de desarrollo de FPGA se organiza en etapas estándar de la industria, que le proporcionan varios recursos para completar su diseño Intel® FPGA. Cada paso de diseño se detalla en las subsecciones ampliables con enlaces que le permiten seleccionar y mover entre las diversas series de dispositivos de la generación 10.
1. Información del dispositivo
Documentación
Intel FPGA Reson, Intel FPGA |
---|
2. Protocolos de interfaz
Documentación
Notas de la aplicación/Guía del usuario de diseño de referencia |
---|
Diseño de referencia de DMA PCI Express mediante memoria externa |
Guías de usuario /Notas de la aplicación |
---|
Otra PI serie |
AN 753: informe de verificación de hardware de Intel FPGA JESD204B IP Core e ADI AD6676 |
AN 749: informe de verificación de hardware de Intel FPGA JESD204B IP Core e ADI AD9144 |
Guías de usuario |
---|
Procesamiento de señal digital (DSP) |
Guía del usuario del núcleo IP del generador de números aleatorios |
Guías de usuario |
---|
Incrustado |
Guías de usuario |
---|
Audio y video |
Guía del usuario de Intel® FPGA SDI II IP Core |
Ejemplos de diseño | |
---|---|
Interfaz de memoria externa | Versión |
Intel Arria 10 DDR3 x40 con kit de herramientas de depuración EMIF |
15.0 |
Guías de usuario de ejemplo de diseño |
---|
Ethernet |
Guía de ejemplo de diseño de Ethernet de 100 G de baja latencia |
Guía del usuario de ejemplo de Ethernet de baja latencia 40G |
Guías de usuario de ejemplo de diseño |
---|
Otra PI serie |
Guía de usuario de ejemplo de diseño Intel FPGA JESD204B para Intel Arria 10 dispositivos |
Videos de inicio rápido |
---|
Otra PI serie |
3. Planificación de diseño
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de la aplicación |
---|
Guía del usuario de introducción: Intel Quartus Prime Pro Edition |
Guía del usuario de la marca de plataformas (Intel Quartus Prime Pro Edition) |
AN 763: Pautas de diseño de dispositivos de Intel Arria 10 SoC |
Diseños de referencia |
---|
Entrenamiento y videos |
---|
Herramienta de planificación de recursos y pines (AERP) de EMIF Intel FPGA |
4. Entrada de diseño
Documentación
El software Intel Quartus Prime Pro Edition ofrece un potenciador maduro que le permite entrar en sus diseños con el máximo de flexibilidad. Si es nuevo en estos idiomas, puede utilizar ejemplos en línea o plantillas integradas para comenzar.
El software Intel Quartus Prime Pro Edition ofrece plantillas de Verilog y VHDL de estructuras de uso frecuente. Para obtener más información sobre el uso de esta plantilla, consulte la sección "Uso de plantillas HDL proporcionadas" del manual Intel Quartus Prime Pro Edition.
El software de diseño Intel Quartus Prime también viene con Intel® High Level Synthesis Compiler que incorpora una función de C++ en una implementación de RTL que está optimizada para productos Intel FPGA.
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Documentación técnica |
---|
Guía del usuario de recomendaciones de diseño: Intel Quartus Prime Pro Edition |
Guía del usuario de la marca de plataformas: Intel Quartus Prime Pro Edition |
Guía de mejores prácticas Intel High Level Synthesis Compiler |
Aplicar los beneficios de la red en una arquitectura de chip a FPGA diseño de sistema |
5. Simulación y verificación
Documentación
Descargas de software |
---|
6. Implementación y optimización
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de la aplicación |
---|
Guía del usuario del compilador: Intel Quartus Prime Pro Edition |
Guía del usuario para la optimización del diseño: Intel Quartus Prime Pro Edition |
Guía del usuario de síntesis de terceros: Intel Quartus Prime Pro Edition |
Guía del usuario sobre restricciones de diseño: Intel Quartus Prime Pro Edition |
Guía del usuario de diseño basado en bloques: Intel Quartus Prime Pro Edition |
Guía del usuario de reconfiguración parcial: Intel Quartus Prime Pro Edition |
7. Análisis de tiempo
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de la aplicación |
---|
Guía del usuario de Timing Analyzer: Intel Quartus Prime Pro Edition |
AN 366: Comprender la sincronización de salida de E/S para dispositivos Intel FPGA |
AN 471: Análisis PLL de FPGA de alto desempeño con TimeQuest |
AN 433: Restricción y análisis de interfaces sincrónicas de origen |
AN 775: Pautas para la generación de información de temporización de E/S |
8. Depuración en el chip
Documentación
Descargas de software |
---|
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.