solución de seguridad de diseño FPGA utilizando un dispositivo de memoria segura

Recomendado para:

  • Dispositivo: Cyclone® III

  • Quartus®: Desconocido

author-image

Por

El uso de este diseño se rige por, y está sujeto a, los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®.

Visión general

FPGA diseños son vulnerables al robo de diseño porque las secuencias de bits de configuración se pueden capturar y copiar fácilmente. FPGAs son más vulnerables a la clonación de todo el diseño que al robo de propiedad intelectual (PI), ya que extraer la PI del bitstream es casi imposible. Para proteger la configuración del bitstream, algunos FPGAs ahora son capaces de cifrar el bitstream. Sin embargo, hay un alto costo para cifrar el bitstream de configuración debido al paso adicional de programar la clave de cifrado en el FPGA durante la fabricación. Para aplicaciones de gran volumen, el uso de un chip complementario de seguridad es mucho más rentable.

Este diseño de referencia ofrece una solución que ayuda a evitar que los diseños FPGA se clonen. Utilizando el enfoque de seguridad de diseño "identification, friend or foe" (IFF), esta solución deshabilita el diseño dentro del FPGA hasta que el procesamiento del algoritmo hash coincida tanto en el FPGA como en un dispositivo de memoria seguro, por lo que el diseño permanece seguro incluso si se captura el bitstream de datos de configuración.

Funciones

  • Núcleo de cifrado del algoritmo de hash (SHA-1)

Figura 1. Diagrama de bloques.

El contenido de esta página es una combinación de traducción humana e informática del contenido original en inglés. Este contenido se ofrece únicamente para su conveniencia y como información general, y no debe considerarse como completo o preciso. Si existe alguna contradicción entre la versión en inglés de esta página y la traducción, la versión en inglés será la que sirva de referencia. Consulte la versión en inglés de esta página.