Un análisis integral de la sincronización estática incluye el análisis de registro a registro, E/S y rutas de restablecimiento asincrónico. El analizador de tiempo utiliza los tiempos requeridos para los datos, las horas de llegada de los datos y las horas de llegada del reloj para verificar el desempeño del circuito y detectar posibles coincidencias de temporización. El analizador de tiempo determina las relaciones de sincronización que se deben cumplir para que el diseño funcione correctamente, y comprueba los tiempos de llegada con los tiempos requeridos para verificar la sincronización.
Control de configuración del reloj
Para realizar una verificación de configuración de reloj, el analizador de sincronización determina una relación de configuración analizando cada borde de lanzamiento y pestillo para cada ruta de registro a registro. Para cada borde de pestillo en el registro de destino, el analizador de sincronización utiliza el borde del reloj anterior más cercano en el registro de origen como borde de lanzamiento.
En la Figura 1, se definen y etiquetan dos relaciones de configuración, la configuración A y la configuración B. Para el borde de pestillo a 10 ns, el reloj más cercano que actúa como borde de lanzamiento es de 3 ns y está etiquetado como Configuración A. Para el borde de pestillo a 20 ns, el reloj más cercano que actúa como borde de lanzamiento es a 19 ns y está etiquetado como Configuración B.
El analizador de tiempo informa que el resultado de las comprobaciones de configuración del reloj son valores flojos. Slack es el margen por el cual se cumple o no se cumple un requisito de tiempo. El slack positivo indica el margen por el cual se cumple un requisito, y el slack negativo indica el margen por el cual no se cumple un requisito. El analizador de sincronización determina la configuración del reloj floja como se muestra en la ecuación 1 para las rutas internas de registro a registro.
Ecuación 1
Slack de configuración del reloj = Tiempo requerido de datos - Hora de llegada de datos
Datos requeridos = Hora de llegada del reloj – μtSU – Incertidumbre de configuración
Tiempo de llegada del reloj = Borde de pestillo + retraso de red de reloj en el registro de destino
Tiempo de llegada de datos = Borde de lanzamiento + Registro de fuente de retraso de red de reloj +CO μt + demora de registro a registro
Si la ruta de datos es de un puerto de entrada a un registro interno, el analizador de tiempo utiliza las ecuaciones que se muestran en la ecuación 2 para calcular el tiempo de hollejos de la configuración.
Ecuación 2
Tiempo de slack de configuración del reloj = Tiempo requerido de datos - Hora de llegada de datos
Tiempo de llegada de datos = Borde de inicio + retraso de red de reloj en el registro de fuente + demora máxima de entrada de pin + pin para registrar demora
Tiempo requerido de datos = Perímetro de pestillo + Retraso de red de reloj en el registro de destino : μtSU
Si la ruta de datos es un registro interno hacia un puerto de salida, el analizador de tiempo utiliza las ecuaciones que se muestran en la Ecuación 3 para calcular el tiempo de espera de la configuración.
Ecuación 3
Tiempo de slack de configuración del reloj = Tiempo requerido de datos - Hora de llegada de datos
Tiempo de llegada de datos = Borde de inicio + retraso de red de reloj en el registro de fuente + μtCO + Registrarse para demora de pin
Tiempo requerido de datos = perímetro de bloqueo + retraso de red de reloj en el registro de destino : demora máxima de salida del pin
Control de retención del reloj
Para realizar una verificación de retención de reloj, el analizador de sincronización determina una relación de retención para cada relación de configuración posible que existe para todos los pares de registro de origen y destino. El analizador de sincronización comprueba todos los bordes de reloj adyacentes de todas las relaciones de configuración para determinar las relaciones de retención. El analizador de sincronización realiza dos comprobaciones de espera de cada relación de configuración. La primera verificación de retención determina que el borde de bloqueo anterior no captura los datos lanzados por el borde de lanzamiento actual. La segunda verificación de retención determina que el borde de bloqueo actual no captura los datos lanzados por el borde de lanzamiento siguiente.
La Figura 2 muestra dos relaciones de configuración etiquetadas como Configuración A y Configuración B. La primera verificación de espera está etiquetada como Hold Check A1 y Hold Check B1 for Setup A y Setup B, respectivamente. La segunda verificación de espera está etiquetada como "Hold Check A2" (Mantener comprobar A2) y "Hold Check B2" (Mantener comprobar B2) en la configuración A y en la configuración B, respectivamente.
De las posibles relaciones de retención, el analizador de sincronización selecciona la relación de retención que es la más restrictivo. Se ha seleccionado la relación de retención con la diferencia más pequeña entre los bordes de pestillo y lanzamiento (es decir, bloqueo, lanzamiento y no el valor absoluto de bloqueo; lanzamiento), porque esto determina el retraso mínimo permitido para la ruta de registro a registro. En la Figura 2, la relación de espera seleccionada es La verificación de espera A2. El analizador de sincronización determina que el reloj esté flojo, como se muestra en la Ecuación 4.
Ecuación 4
Tiempo de espera del reloj = hora de llegada de datos - Tiempo requerido de datos
Tiempo requerido de datos = Tiempo de llegada del reloj +μtH + mantener la incertidumbre
Tiempo de llegada del reloj = Borde de pestillo + retraso de red de reloj en el registro de destino
Tiempo de llegada de datos = Borde de inicio + demora de red de reloj en el registro de origen +μtCO+ Registrar demora en el registro
Si la ruta de datos es de un puerto de entrada a un registro interno, el analizador de tiempo utiliza las ecuaciones que se muestran en la Ecuación 5 para calcular el tiempo de espera.
Ecuación 5
Tiempo de slack de configuración del reloj = hora de llegada de datos - Tiempo requerido de datos
Tiempo de llegada de datos = Borde de inicio + retraso de red de reloj en el registro de fuente + demora mínima de entrada de pin + pin para registrar demora
Tiempo requerido de datos = Borde de pestillo + retraso de red de reloj en el registro de destino + μtH
Si la ruta de datos es un registro interno en un puerto de salida, el analizador de tiempo utiliza las ecuaciones que se muestran en la ecuación 6 para calcular el tiempo de espera.
Ecuación 6
Tiempo de slack de configuración del reloj = hora de llegada de datos - Tiempo requerido de datos
Tiempo de llegada de datos = Borde de inicio + retraso de red de reloj en el registro de fuente + μtCO + Registrarse para demora de pin
Tiempo requerido de datos = perímetro de bloqueo + retraso de red de reloj en el registro de destino : demora mínima de salida del pin
Recuperación y extracción
El tiempo de recuperación es la duración mínima de tiempo que una señal de control asincrónico, por ejemplo, y preestablecida, debe ser estable antes del siguiente borde de reloj activo. El cálculo del tiempo de retraso de recuperación es similar al cálculo del tiempo de retraso de la configuración del reloj, pero aplica señales de control asincrónicos. Si se registra el control asincrónico, el analizador de tiempo utiliza la ecuación 7 para calcular el tiempo de recuperación con retraso.
Ecuación 7
Tiempo de slack de recuperación = tiempo requerido para datos : tiempo de llegada de datos
Tiempo de llegada de datos = Borde de inicio + retraso de red de reloj en el registro de origen + μtCO+ Registro para registrar demora
Tiempo requerido de datos = Perímetro de pestillo + Retraso de red de reloj en el registro de destino : μtSU
Si no se registra el control asincrónico, el analizador de tiempo utiliza las ecuaciones que se muestran en la Ecuación 8 para calcular el tiempo de recuperación con retraso.
Ecuación 8
Tiempo de slack de recuperación = tiempo requerido para datos : tiempo de llegada de datos
Tiempo de llegada de datos = Borde de inicio + demora máxima de entrada + Puerto para registrar demora
Tiempo requerido de datos = Perímetro de pestillo + Retraso de red de reloj al retraso del registro de destino : μtSU
Nota: Si la señal de reinicio asincrónico proviene de un puerto (E/S del dispositivo), debe realizar una asignación de demora máxima de entrada al pin de reinicio asincrónico para que el analizador de sincronización realice el análisis de recuperación en esa ruta.
El tiempo de extracción es la duración mínima del tiempo que una señal de control asincrónico debe ser estable después del borde del reloj activo. El cálculo del tiempo de espera de extracción del analizador de tiempo es similar al cálculo con retraso del reloj, pero aplica señales de control asincrónicos. Si se registra el control asincrónico, el analizador de tiempo utiliza las ecuaciones que se muestran en la Ecuación 9 para calcular el tiempo de borrado.
Ecuación 9
Tiempo de retraso de eliminación = Llegada de datos
Tiempo: tiempo requerido de datos
Tiempo de llegada de datos = Borde de lanzamiento + retraso de red de reloj en el registro de origen + μtCOdel registro de origen + Registro para registrar demora
Tiempo requerido de datos = Borde de pestillo + retraso de red de reloj en el registro de destino + μtH
Si no se registra el control asincrónico, el analizador de tiempo utiliza las ecuaciones que se muestran en la Ecuación 10 para calcular el tiempo de espera de eliminación.
Ecuación 10
Eliminación de Slack Time = Tiempo de llegada de datos - Tiempo requerido de datos
Tiempo de llegada de datos = Borde de inicio + demora mínima de entrada de pin + pin mínimo para registrar demora
Tiempo requerido de datos = Perímetro de pestillo + retraso de red de reloj en el registro de destino +μtH
Nota: Si la señal de reinicio asincrónico proviene de un pin del dispositivo, debe especificar la restricción de demora mínima de entrada al pin de reinicio asincrónico para que el analizador de sincronización realice un análisis de eliminación en esta ruta.
Vías multiplatafacción
Las rutas multisoferta son rutas de datos que requieren más de un ciclo de reloj para pestillo de datos en el registro de destino. Por ejemplo, es posible que se requiera un registro para capturar datos en cada borde del reloj en ascenso por segundo o tercero.
La Figura 3 muestra un ejemplo de una ruta de multiajuste entre los registros de entrada y el registro de salida de un multiplicador en el que el destino ata los datos en cada borde del reloj. Consulte el comando timing analyzer set_multicycle_path para obtener información acerca del comando set_multicycle_path.
Las siguientes páginas proporcionan información sobre los comandos SDC para describir las características de reloj y relojes.