Este ejemplo describe un diseño de acumulador de multiplicador sin firma de 8 bits con puertos de E/S registrados y carga síncrono en Verilog HDL. Las herramientas de síntesis son capaces de detectar diseños de multiplicador-acumulador en el código HDL e inferir automáticamente la altmult_accum megafunción para proporcionar resultados óptimos.
Descargue los archivos utilizados en este ejemplo:
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
Tabla 1. Listado de puertos de multiplicador-acumulador sin firma
del tipo de | nombrede | puerto |
---|---|---|
dataa[7:0], datab[7:0] |
Entrada | Entradas de datos de 8 bits |
Clk | Entrada | Entrada de reloj |
aclr | Entrada | Entrada de borrado asincrónico |
clsi, por su parte, | Entrada | Entrada de habilitación de reloj |
descarga | Entrada | Entrada de carga sincrónica |
adder_out[15:0] | Salida | Salida de datos de 16 bits |