Verilog HDL: Árbol agregado Ternario

author-image

Por

Este ejemplo describe un árbol de agregador ternario con parámetros en Verilog HDL. Para los dispositivos que contienen tablas de búsqueda grandes como estructuras lógicas combinadas en elementos lógicos (LE) como Stratix® II, la estructuración de árboles adicionales como árboles agregadores ternarios puede dar una mejora significativa del desempeño.

Figura 1. Diagrama de nivel superior del árbol agregador Ternary.

Descargue los archivos utilizados en este ejemplo:

El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.