Este ejemplo de diseño se compone tanto de hardware como de software. La sección de hardware se compone del núcleo Nios® II/f con el vector de restablecimiento apuntando a la memoria flash y el vector de excepción apuntando a la memoria DDR3. El sistema de hardware también consiste en mac Ethernet de triple velocidad y un núcleo de acceso de memoria directa scatter-gather (PDF) tanto para TX como para RX.
Puede utilizar el diseño de Ethernet de triple velocidad para evaluar el control de acceso a medios Ethernet de triple velocidad (MAC) o utilizarlo como punto de partida para su propio diseño de sistema Ethernet. Este diseño es compatible con los siguientes kits de desarrollo Intel® FPGA:
Especificaciones de diseño de hardware
- núcleo Nios II/f con módulo de depuración JTAG
- Controlador DDR3 SDRAM
- Interfaz de memoria flash común (CFI)
- Mac Ethernet de triple velocidad
- JTAG UART
- Temporizador del sistema
- Temporizador de alta resolución
- Contador de desempeño
- E/S paralelas LED (PIOs)
- PIOs con un botón
- Periférico de identificación del sistema
- TX/RX SGDMA
- Memoria en el chip
Utilizando este ejemplo de diseño
El uso de este diseño se rige por y está sujeto a los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®.
Descargue los archivos zip adecuados para su kit a continuación.
Stratix IV:
- Archivo zip ethernet de triple velocidad 4SGX230 (14.1)
- Archivo zip de Ethernet de triple velocidad 4SGX230 (14.0)
- Archivo zip ethernet de triple velocidad 4SGX230 (13.1)
Cyclone III:
- Archivo zip ethernet de triple velocidad 3C120 (13.1)
- Archivo zip ethernet de triple velocidad 3C120 (13.0)
Nota: la familia de dispositivos Cyclone III no es compatible con la versión 14.0 de ACDS ni posterior.
Enlaces relacionados
Para obtener más información, también puede consultar los siguientes enlaces: