Este ejemplo de diseño muestra el uso de memoria estrechamente acoplada en diseños que incluyen Nios II procesador. Al habilitar el host de memoria estrechamente acoplada del procesador, Nios II ganancias del procesador garantiza un acceso fijo de baja latencia a la memoria dentro del chip para aplicaciones críticas de desempeño. Este diseño se proporciona para los siguientes kits de desarrollo Intel® FPGA:
- Kit de evaluación integrada Nios II, Cyclone® III Edición
- Kit de desarrollo de sistemas integrados, Cyclone III Edición
- Kit de desarrollo Stratix® IV GX FPGA
Utilizando este ejemplo de diseño
- El uso de una memoria estrechamente acoplada con el tutorial del procesador Nios II describe las instrucciones detalladas para crear un sistema Nios II que utilice una memoria estrechamente acoplada.
- tcm.zip contiene los archivos C necesarios para ejecutar el diseño como se explica en el documento.
- Nios II Ejemplo de diseño estándar de Ethernet proporciona la plataforma de hardware en la que se ejecuta el diseño.
El uso de este diseño se rige por y está sujeto a los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®.
Requisitos de hardware
- Nios II núcleo con un host estrechamente acoplado
- Memoria en el chip
- Controlador DDRx SDRAM
- JTAG UART
- Temporizador del sistema
- Temporizador de alta resolución
- Contador de desempeño
- E/S paralelas LED (PIOs)
- Periférico de identificación (ID) de sistema
Enlaces relacionados
Para obtener más información sobre el uso de este ejemplo en su proyecto, vaya a: