Procesador Nios® II con memoria estrechamente acoplada

author-image

Por

Este ejemplo de diseño muestra el uso de memoria estrechamente acoplada en diseños que incluyen Nios II procesador. Al habilitar el host de memoria estrechamente acoplada del procesador, Nios II ganancias del procesador garantiza un acceso fijo de baja latencia a la memoria dentro del chip para aplicaciones críticas de desempeño. Este diseño se proporciona para los siguientes kits de desarrollo Intel® FPGA:

  • Kit de evaluación integrada Nios II, Cyclone® III Edición
  • Kit de desarrollo de sistemas integrados, Cyclone III Edición
  • Kit de desarrollo Stratix® IV GX FPGA

Utilizando este ejemplo de diseño

El uso de este diseño se rige por y está sujeto a los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®.

Requisitos de hardware

  • Nios II núcleo con un host estrechamente acoplado
  • Memoria en el chip
  • Controlador DDRx SDRAM
  • JTAG UART
  • Temporizador del sistema
  • Temporizador de alta resolución
  • Contador de desempeño
  • E/S paralelas LED (PIOs)
  • Periférico de identificación (ID) de sistema

Figura 1. Nios II sistema con instrucciones y memoria de datos estrechamente acopladas.

Enlaces relacionados

Para obtener más información sobre el uso de este ejemplo en su proyecto, vaya a:

manual del desarrollador de software Nios II ›

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.