Los ejemplos que se muestran en los Cuadros 1 a 5 demuestran diversas características del MAX II y MAX familias de CPLD de bajo consumo de energía que utilizan el software Quartus® II o MAX+PLUS® II. Para obtener más información acerca de los diferentes métodos de entrada de diseño, consulte los archivos de ayuda del software Quartus II o MAX+PLUS II.
Estos ejemplos de diseño están diseñados solo para dispositivos Intel® FPGA. Los ejemplos se proporcionan tal cual y sin garantías.
Cada ejemplo de diseño de las Tablas 1 a 3 incluye lo siguiente:
- Código fuente en Verilog
- Testbench en Verilog
- Los archivos de proyecto y los archivos de programa del proyecto de la versión 6.0 del software Quartus II Web Edition para la placa de demostración MDN B2 o MDN B3 (el elemento lógico (LE) y los recursos de E/S que se muestran en los Cuadros 1 a 3 se derivan de compilaciones de diseño que utilizan la versión 7.2 del software Quartus II)
- Archivo de proyecto de software modelSim* 6.1d Web Edition con testbench, archivos de imagen de ola
- Archivo de simulación no incluido para simulaciones de gran tamaño
- Documentación
Hay ejemplos adicionales disponibles en la página de Diseños de referencia MAX II .
Tabla 1. Ejemplos de diseño de expansión de pines/puertos MAX II, MAX® IIG y MAX® IIZ
| Nombre de diseño |
Archivos | de diseño de | descripción
|---|---|---|
| AN 494: Expansión de pin GPIO mediante la interfaz de bus I2C en MAX II CPLDs (PDF) | Expansión de E/S de propósito general mediante la interfaz I2C (utilización de recursos: 18 E/S y ~61 LE) | Descargar (ZIP) |
| AN 484: SMBus para la expansión de pines GPIO en MAX II CPLDs (PDF) | Expansión de E/S de propósito general mediante la interfaz de SMBus (utilización de recursos: 18 E/S y ~87 LE) | Descargar (ZIP) |
| AN 487: SPI a I2S utilizando MAX II CPLDs (PDF) | Puente entre dispositivos que tienen interfaz SPI y bus I2S (utilización de recursos: 8 E/S y ~286 LE) | Descargar (ZIP) |
| AN 486: SPI a I2C utilizando MAX II CPLDs (PDF) | Controla el flujo de datos a dispositivos de audio en el bus MAX II Reference Designsan I2C a través de la interfaz SPI (Utilización de recursos: 6 E/S y ~102 LE) |
Descargar (ZIP) |
Tabla 2. Ejemplos de diseño de interfaz o control MAX II, MAX IIG y MAX IIZ
Nombre de diseño |
Archivos | de diseño de | descripción
|---|---|---|
| AN 509: Multiplexión de dispositivos SDIO utilizando MAX II CPLDs (PDF) | Implementación de un multiplexor SDIO a través de la interfaz I2C (utilización de recursos: 9 E/S y ~34 LE) | Descargar (ZIP) |
| AN 492: MAX II CPLDs de interfaz CF+ (PDF) | Implementa una interfaz flash compacta (utilización de recursos: 45 E/S y ~119 LE) | Descargar (ZIP) |
| AN 495: Controlador IDE/ATA utilizando MAX II CPLDs (PDF) | Implementa un controlador IDE (utilización de recursos: 89 E/S y ~134 LE) | Descargar (ZIP) |
| AN 497: Controlador LCD que utiliza MAX II CPLDs (PDF) | Implementa un controlador LCD (ejemplo es el módulo LCD de matriz de 2 puntos Op canal 16 x, y se puede extender a otros módulos LCD) (Utilización de recursos: 46 E/S y ~211 LE) | Descargar (ZIP) |
| AN 499: Interfaz de SDRAM móvil con MAX II CPLDs (PDF) | Implementa una interfaz con dispositivos DRAM portátiles (utilización de recursos: 85 E/S y ~138 LE) | Descargar (ZIP) |
| AN 500: Interfaz de memoria flash NAND con MAX II CPLDs (PDF) | Implementa una interfaz con los dispositivos flash NAND (utilización de recursos: 13 E/S y ~11 LE) | Descargar (ZIP) |
| AN 502: Implementación de una controladora de SMBus MAX II CPLDs (PDF) | Implementa un controlador de SMBus (utilización de recursos: 24 E/S y ~896 LE) | Descargar (ZIP) |
| AN 485: Host de interfaz periférica serial (SPI) en MAX II CPLDs (PDF) | Implementa el host SPI (utilización de recursos: 25 E/S y ~68 LE) | Descargar (ZIP) |
| AN 488: Controlador de motor paso a paso con MAX II CPLDs (PDF) | Implementa un controlador motor paso a paso (utilización de recursos: 8 E/S y ~59 LE) | Descargar (ZIP) |
| AN 489: Uso de la UFM en dispositivos MAX II (PDF) | Accede a la memoria flash del usuario MAX II a través de una interfaz I2C (utilización de recursos: 4 E/S y ~124 LE) | Descargar (ZIP) |
Tabla 3. Ejemplos de MAX II, MAX IIG y MAX IIZ power management y varios ejemplos de diseño lógico varios
| Nombre de diseño |
Archivos | de diseño de | descripción
|---|---|---|
| AN 491: Inicio automático con MAX II CPLDs (PDF) | Ahorra energía al iniciar y detener automáticamente la operación dinámica MAX II (utilización de recursos: 8 E/S y ~45 LE) | Descargar (ZIP) |
| AN 493: Interfaz de indicador de batería I2C utilizando MAX II CPLDs (PDF) | Supervisa remotamente el estado de un indicador de batería mediante la interfaz I2C (utilización de recursos: 34 E/S y ~107 LE) | Descargar (ZIP) |
| AN 496: Uso del oscilador interno en MAX II CPLDs (PDF) | Utiliza el oscilador en el bloque de memoria flash del usuario MAX II como fuente de reloj (utilización de recursos: 17 E/S y ~41 LE) | Descargar (ZIP) |
| AN 498: Parpadeo de LED con detención automática e inicio automático en MAX II CPLDs (PDF) | Parpadeo de luces LED con funciones de inicio automático y detención automática (utilización de recursos: 3 E/S y ~20 LE) | Descargar (ZIP) |
| AN 501: Modulador de ancho de impulso con MAX II CPLDs (PDF) | Implementa la modulación de ancho de impulso utilizando el oscilador del bloque de memoria flash del usuario MAX II (utilización de recursos: 8 E/S y ~52 LE) | Descargar (ZIP) |
| AN 490: MAX II CPLDs como shifters de nivel de voltaje (PDF) | Implementa el cambio de nivel de voltaje necesario en un entorno de voltaje mixto (utilización de recursos: 16 E/S y 0 LEs) | Descargar (ZIP) |
Tabla 4. Otros ejemplos de diseño de CPLD MAX II
| Documentos | de descripción de nombre | de | diseño
|---|---|---|
| Programación de la memoria flash CFI y configuración FPGAs | Utiliza el cargador flash paralelo MAX II para programar dispositivos flash CFI o configurar FPGAs | AN 386: Uso del cargador flash paralelo con el software Quartus II (PDF) |
| Controlador LED | Implementa controladores LED en MAX IIPLDs | AN 286: Implementación de controladores LED en dispositivos MAX y MAX II (PDF) |
| Controlador de administración de energía | Utiliza un CPLD MAX II para la administración de energía en aplicaciones portátiles | AN 422: Administración de energía en sistemas portátiles mediante MAX II CPLDs (PDF) |
Los ejemplos de diseño MAX II y MAX CPLD de la Tabla 5 se agrupan por funcionalidad. Haga clic en el método de entrada de diseño para ver el ejemplo de diseño.
Tabla 5. Ejemplos de diseño de CPLD MAX II y MAX
Buses y funciones de E/S |
Método de entrada de diseño |
|---|---|
Codificador de teclado analógico |
Editor de gráficos |
Expansor de E/S de microcontrolador |
|
16 conmutadores de 16 puntos de conexión |
|
Conmutador crosspoint de 4 puertos personalizado |
|
Bus triestado con parámetros (lpm_bustri) |
AHDL |
Buses triestados conectados a un bus bidireccional |
AHDL |
Buses triestados convertidos a multiplexión |
AHDL |
Buses triestados en dispositivos Intel FPGA |
Editor de gráficos |
Creación de instancias triestados |
|
Bus bidireccional |
|
Pin bidireccional |
|
Lógica |
Método de entrada de diseño |
Multiplexor con parámetros (lpm_mux) |
AHDL |
Creación de instancias de un DFFE |
|
Creación de instancias de un DFF utilizando (lpm_dff) |
|
Registro de desplazamiento de comentarios lineales |
Editor de gráficos |
Máquina de estado síncrono |
|
Funciones aritméticas |
Método de entrada de diseño |
Contador con parámetros (lpm_counter) |
AHDL |
Contador de comportamiento |
|
Incorporación con vista al futuro |
|
Adicionador Ripple-Carry |
|
Contador descendente |