Los protocolos de interfaz permiten la conectividad de chip a chip, placa a placa o caja a caja en los diseños de sistemas. Las soluciones de protocolo de propiedad intelectual (IP) de Intel FPGA y nuestros socios satisfacen las necesidades de un amplio espectro de aplicaciones y aprovechan los transceptores integrados en nuestros dispositivos FPGA y ASIC. Las soluciones de protocolo de interfaz se ofrecen como núcleos DE PI legibles y diseños de referencia, así como megafunciones sin costo y ejemplos de diseño.
Visite nuestra sección Protocolos de transceptores para obtener más información sobre los transceptores integrados y sus soluciones de protocolo de interfaz compatibles.
Los diseños dirigidos a la familia de dispositivos Intel MAX 10 FPGA y sus kits de desarrollo están disponibles en la nueva tienda de diseño.
Ejemplos de diseño | de | kits de desarrollo | específico para dispositivos compatibles con la versiónde Qsys Quartus | II |
---|---|---|---|---|
Expansión de pin GPIO mediante la interfaz de bus I2C en MAX II CPLDs: AN 494 (PDF) |
MAX II | - | - | - |
Interfaz de indicador de batería I2C con MAX II CPLDs: AN 493 (PDF) |
MAX II | - | - | - |
Implementación de una controladora smbus MAX II CPLDs: AN 502 (PDF) |
MAX II | - | - | 10 |
Multiplexión de dispositivos SDIO mediante MAX II CPLDs: AN 509 (PDF) |
MAX II | - | - | - |
Cyclone III | Kit de desarrollo de sistemas integrados Intel FPGA, Cyclone III Edición | - | 9.1 | |
RapidIO: Host de mantenimiento a puente agente de mantenimiento de sistema |
- | - | - | Todo |
Host de interfaz periférica serial (SPI) en MAX II CPLDs: AN 485 (PDF) |
MAX II | - | - | 7.2 |
SMBus para la expansión de pines GPIO en MAX II CPLDs: AN 484 (PDF) |
MAX II | MDN-B2 | - | - |
MAX II | - | - | - | |
MAX II | - | - | 10 | |
MAX II | MDN-B2 | - | 7.2 |