El Nios II ejemplo de alto desempeño muestra cómo puede utilizar puentes en su diseño para controlar la topología del sistema. Controlando la topología del sistema, también puede aumentar laMAX de su diseño.
Este ejemplo de diseño se basa en el diseño con todas las funciones proporcionadas en Nios II Embedded Design Suite (EDS) y está mejorado para funcionar a una velocidad de reloj más alta sin sacrificar características. Se agregó hardware matemático de punto flotante al diseño para acelerar las operaciones matemáticas de punto flotante de precisión simple.
Descargue ZIP con funciones completas de alto desempeño (699 KB)
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
Especificaciones de diseño
- Nios II/f core (con hardware matemático de punto flotante)
- Módulo de depuración JTAG (nivel 1)
- Memoria de datos estrechamente acoplada en el chip (8 Kbytes)
- Memoria de instrucciones estrechamente acoplada en el chip (4 Kbytes)
- Controlador DDR SDRAM (32 Mbytes)
- Controlador SSRAM (2 Mbytes)
- Interfaz de memoria flash CFI (16 Mbyte)
- Controlador DMA
- Controlador EPCS (con cargador de arranque)
- JTAG UART
- UART (RS-232)
- Dos temporizadores
- Interfaz Ethernet
- E/S paralela led (PIO)
- Pantalla PIO de siete segmentos
- PIO con el botón
- Interfaz de pantalla LCD
- Contador de desempeño
- Periférico de identificación del sistema
Notas:
- TCIM = host de instrucciones estrechamente acoplado
- TCDM = host de datos estrechamente acoplado
- RM = host de lectura
- WM = host de escritura
Rendimiento
Kit de desarrollo Nios II Stratix® II RoHS Edition
- Frecuencia de reloj de 150-MHz
- 167 MIPS* (análisis de desempeño de Dhrystones 2.1) con .text, .rodata, .rwdata en SSRAM y almacenamiento dinámico, pila en memoria de datos estrechamente acoplada
Kit de desarrollo Nios II Cyclone® II Edición
- Frecuencia de reloj de 100-MHz
- 107 MIPS* (análisis de desempeño de Dhrystones 2.1) con .text, .rodata, .rwdata en SSRAM y almacenamiento dinámico, pila en memoria de datos estrechamente acoplada