Filtro de decimación CIC con compatibilidad para varios canales

Recomendado para:

  • Dispositivo: Desconocido

  • Quartus®: v7.2

author-image

Por

El ejemplo de diseño filtro de decimación CIC con soporte de datos multicanal muestra cómo utilizar la función MegaCore de filtro de integrador en cascada (CIC) para implementar la conversión de bajada de tasa de muestreo digital para múltiples fuentes de datos independientes.

Los sistemas de procesamiento de señal digital (DSP) a menudo necesitan trabajar con varios canales paralelos. Para las aplicaciones de conversión vertical o de conversión de velocidad de datos digitales (si diferentes canales tienen requisitos de cambio de velocidad), en lugar de duplicar el mismo hardware para cada canal de entrada, el uso compartido de tiempo de las secciones de hardware de baja velocidad puede proporcionar una reutilización significativa de los recursos. Este es el concepto de funcionamiento multicanal de la función Cic Filter MegaCore.

En este ejemplo, configuramos el compilador CIC para admitir varias interfaces de modo que podemos aprovechar el ahorro de recursos en el modo de varias entradas y salidas únicas (MISO) para la diezma. El diagrama general del sistema se muestra en la Figura 1. Para obtener más información sobre el compatibilidad con multicanal de CIC, consulte la Guía del usuario del compilador CIC (PDF).

Figura 1. Diagrama de bloques del ejemplo de conversión digital descendente mediante el filtro CIC en modo MISO.

Funciones

Esta demostración tiene las siguientes características:

  • El filtro CIC está configurado para tener dos interfaces independientes que admitan canales de datos de entrada paralelos. Esto permite que el filtro CIC comparta tiempo las secciones de filtro de peine de datos bajos para todos los canales de entrada.
  • El compilador de respuesta a impulsos finita (FIR) de Intel está configurado para tener una respuesta de frecuencia sinc inversa para compensar el filtrado de CIC.
  • El compilador FIR utiliza la arquitectura de variable de ciclo múltiple (MCV), que reutiliza los multiplicadores y proporciona un ahorro adicional de recursos. Para obtener más información sobre la arquitectura MCV, consulte la guía del usuario del compilador FIR (PDF).
  • Se proporciona un filtro de compensación CIC para el diseño de script MATLAB para su referencia. El script utiliza el método de muestreo de frecuencia para diseñar un filtro FIR que tenga una respuesta inversa a la frecuencia sinc. La respuesta general del sistema se necesita para que verifique las especificaciones clave del sistema, como la ondulación de banda de paso y el efecto de descontinuación de banda.
  • Avalon® Streaming Interface se utiliza para transferir datos de paquetes desde múltiples fuentes de datos entre las funciones de MegaCore. Para obtener más información sobre la interfaz Avalon Stream, consulte la especificación de la interfaz de transmisión Avalon.
  • El convertidor de formato de paquete de transmisión Avalon se incluye para conectar varios canales de datos.

Modelo

La Figura 1 muestra el flujo del diseño generador de DSP para el ejemplo de conversión hacia abajo. Las entradas del ejemplo de diseño son dos fuentes de datos independientes. Una señal fuente es una ola sine y la otra es una ola de coseno. Ambas tienen una frecuencia de 2,5 MHz. Parte de la señal de entrada está dañada por el ruido agregado de alta frecuencia. Las fuentes de datos que generan datos continuos; por lo tanto, las señales startofpacket y endofpacket de la interfaz Avalon Streaming están configuradas para indicar la transmisión de datos.

En este ejemplo, dos fuentes de datos de entrada paralelas que generan datos de transmisión muestra un muestreo de 80 MHz con una utilización del bus del 100 %. El filtro CIC implementa la mayor parte del cambio de velocidad, en este caso con muestreo descendente en 4. Está configurado para tener la estructura MISO, donde los canales de entrada paralelos comparten el tiempo las secciones de filtro de peine a medida que salen del filtro CIC. Salidas de filtro CIC entrelazadas con datos de varios canales, donde las señales startofpacket y endofpacket indican el límite del canal correspondiente. Por lo tanto, la utilización del bus de salida del CIC es del 50 por ciento. Un filtro FIR sigue el filtro CIC para proporcionar compensación a la frecuencia de filtro CIC en 2 y una diezma adicional. La utilización del bus de salida se convierte en un 25 %. El convertidor de formato de paquete entrelazado los datos de baja velocidad y genera dos puertos de origen para la visualización de datos. Cada salida del canal de datos una muestra válida cada 8 ciclos de reloj.

Si las señales de origen de banda estrecha tienen un ancho de banda que es más pequeño que la frecuencia de corte de cambio de velocidad en cascada, los sistemas de diezmación bien definidos deben conservar el ancho de la banda de la señal de entrada. En este ejemplo, las señales de origen son las señales sinaístorias con una frecuencia portadora de 2,5 MHz, que es más pequeña que la frecuencia de corte de 4 MHz. Como se espera, el espectro de salida tiene un pico de 2,5 MHz y se filtra el ruido de alta frecuencia.

Descargue los archivos utilizados en este ejemplo:

El uso de este diseño se rige por los términos y condiciones del contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .

Parámetros

En las tablas 1 y 2, indica la configuración de parámetros utilizadas en el ejemplo de la configuración de la fábrica de valores.

Enlaces relacionados

Para obtener más información sobre las características relacionadas con las utilizadas en este ejemplo de diseño, visite:

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.