Configuración mediante protocolo
La configuración mediante protocolo (CvP) es un esquema de configuración que le permite configurar la estructura FPGA a través de la interfaz PCI Express (PCIe*) para 14 nm Intel® Stratix® 10 FPGAs, 20 nm Intel® Arria® 10 FPGAs y 28 nm Arria® V y FPGAs Stratix® V. La propiedad intelectual dura (IP) autónoma de PCIe permite que el núcleo PCIe integrado funcione antes de que el FPGA esté totalmente configurado. Esto permite que los FPGAs cumplan fácilmente con los requisitos de tiempo de activación de PCIe.
Tabla 1. Documentación y recursos de CvP
Documentación de recursos |
Descripción |
|---|---|
| Guía del® usuario de configuración del dispositivo Intel Agilex 7 a través de la implementación de protocolo (CvP) | Este documento describe el esquema de configuración del CVP para la familia de dispositivos Intel Agilex 7. |
| Guía del usuario de la configuración Intel® Stratix® 10 a través de protocolo (CvP) | Este documento describe el esquema de configuración del CVP para Intel Stratix familia de dispositivos 10. |
| Guía del usuario de Intel® Arria® 10 CvP y reconfiguración parcial sobre PCI Express | Esta guía del usuario analiza los modos, las topologías, las características, las consideraciones de diseño y el software para CvP en FPGAs de 20 nm. |
| Configuración mediante implementación de protocolo (CvP) en la guía del usuario de dispositivos FPGA serie V | En esta guía del usuario se analizan los modos, las topologías, las características, las consideraciones de diseño y el software para el CvP. |
| configuración FPGA a través de la documentación técnica del protocolo | Esta documentación técnica describe cómo CvP ayuda a su sistema a cumplir con el requisito de tiempo de activación de PCIe en FPGAs de 28 nm. |
Controlador y herramientas |
|
| Configuración mediante protocolo (CvP): Código de controlador de software (dispositivos de 14 nm y 10 nm) | Este es el código de un controlador Linux* de código abierto para configurar el núcleo de un FPGA a través del CvP. Puede utilizar este código de código abierto como referencia al escribir su propio controlador, o personalizar este controlador para realizar operaciones de CvP en su sistema. Consulte Intel® Agilex™ Guía del usuario de configuración del dispositivo a través de protocolo (CvP) o guía del usuario de configuración de Intel® Stratix® 10 a través de protocolo (CvP) para obtener más detalles sobre la compatibilidad con controladores CvP. |
| Configuración mediante protocolo (CvP): Código de controlador de software (dispositivos de 28 nm y 20 nm) | Este es el código de un controlador Linux de código abierto para configurar el núcleo de un FPGA a través del CvP. Puede utilizar este código de código abierto como referencia al escribir su propio controlador, o personalizar este controlador para realizar operaciones de CvP en su sistema. |
El contenido de esta página es una combinación de traducción humana e informática del contenido original en inglés. Este contenido se ofrece únicamente para su conveniencia y como información general, y no debe considerarse como completo o preciso. Si existe alguna contradicción entre la versión en inglés de esta página y la traducción, la versión en inglés será la que sirva de referencia. Consulte la versión en inglés de esta página.