Debido a un problema en la versión 22.2 del software Intel® Quartus® Prime Pro Edition, el ejemplo de diseño de F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP no funcionará correctamente en hardware con bucle invertido serie interno habilitado.
Este problema afectará a todas las variantes FGT del ejemplo de diseño, independientemente del tipo de propiedad intelectual (PI).
Para evitar este problema en hardware, primero realice los pasos siguientes para confirmar que el ejemplo de diseño se está ejecutando en modo de bucle invertido serie interno:
1.) Navegue a <directorio de diseño de ejemplo>/hardware_test_design/hwtest/src.
2.) Abra el archivo parameter.tcl y verifique que el parámetro "modo de bucle invertido" esté establecido en 1 como se muestra a continuación:
Conjunto loopback_mode 1
3.) Si el parámetro no está establecido en 1, el ejemplo de diseño se está ejecutando en modo de bucle invertido externo y esta solución no se aplica. Si el parámetro se establece en 1, proceda de la siguiente manera:
4.) Navegue a <directorio de diseño de ejemplo>/hardware_test_design/hwtest/tests
5.) Para las variantes de Ethernet, abra el archivo ftile_eth_dr_test.tcl.
Para las variantes de CPRI, abra el archivo ftile_cpri_dr_test.tcl.
Para las variantes Direct Phy, abra el archivo ftile_dphy_dr_test.tcl.
Independientemente de la variante, la solución sigue siendo la misma.
6.) Localice y cambie las siguientes líneas:
De
si {$loopback_mode == 1} {
set_ilb $NUM_CANALES 1
} else {
#set_ilb $NUM_CANALES 0
}
Para
si {$loopback_mode == 1} {
set_ilb $NUM_CANALES 0
}
7.) Guarde el archivo.
Este problema se solucionó a partir de la versión 22.4 del software Intel® Quartus® Prime Pro Edition.