ID del artículo: 000092452 Tipo de contenido: Resolución de problemas Última revisión: 15/08/2023

¿Por qué veo problemas de estabilidad con los ejemplos de diseño de JESD204C que utilizan la Intel® FPGA IP JESD204C F-Tile en el bucle invertido externo?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 22.3 del software Intel® Quartus® Prime Pro Edition, los ejemplos de diseño JESD204C que utilizan el Intel® FPGA IP F-Tile JESD204C en el bucle invertido externo pueden experimentar problemas de estabilidad.

    Dependiendo de la variante exacta que esté utilizando, estos problemas pueden manifestarse como eventos emb_unlock_err, sh_unlock_err, rx_gb_underflow_err, cmd_par_err, invalid_eoemb, invalid_eomb, invalid_sync_header y lane_deskew_err.

    Resolución

    Hay una revisión disponible para solucionar este problema para la versión 22.3 del software Intel® Quartus® Prime Pro Edition.
    Descargue e instale patch 0.11 desde el enlace correspondiente a continuación, luego vuelva a generar su archivo de programación.

    Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie I

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.