ID del artículo: 000092376 Tipo de contenido: Mensajes de error Última revisión: 28/09/2022

ID:20621 E/S 3V <text> tiene <number> activar las señales y está bloqueado en los pines <text> del mismo conjunto de E/S de 3V. Solo se permiten dos señales de activación.</text></number></text>

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la Intel® Quartus® Software Prime Pro Edition versión 22.2 y anteriores para dispositivos Intel® Stratix® 10, es posible que vea este mensaje de error durante la compilación cuando solo se utilizan 2 pines de entrada/salida en el banco de E/S 3V.

     

    Esto se debe a que el pin de solo salida en el banco de E/S 3V de Intel Stratix 10 dispositivos impulsará una fuerte "1" durante la configuración, el software Intel Quartus Prime Pro Edition inserta un output-enable (OE) para deshabilitar este resultado hasta que se complete la configuración.

    Resolución

    Para solucionar este problema, no exceda el límite de OE con no más de 2 pines en espera o solo salida en total en un banco de E/S de 3V.

    Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.

     

     

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.