ID del artículo: 000092243 Tipo de contenido: Mensajes de error Última revisión: 08/02/2023

Error(19433): La transferencia entre periferia y DSP o RAM (nombre de la señal) a través de la celda lógica (nombre de la señal) hará imposible la transferencia de sincronización

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memoria externa FPGA IP Intel® Stratix® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Podría recibir este mensaje de error al compilar el diseño que conecta las interfaces de memoria externa Intel® Stratix® 10 FPGA IP para bloquear la RAM directamente mediante el uso del software Intel® Quartus® Prime Pro Edition.

    Resolución

    Puede evitar este error al agregar una o más etapas de canalización entre las interfaces de memoria externa Intel® Stratix® 10 FPGA IP y la RAM de bloque.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.