ID del artículo: 000091814 Tipo de contenido: Resolución de problemas Última revisión: 20/06/2023

¿Por qué no aparece mi enlace cuando uso un módulo óptico de 400 G en mi diseño F-tile Intel Agilex® 7 FPGA serie I?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Para el transceptor Intel Agilex® 7 FPGA F-Tile FGT por encima del diseño PAM4 de 50G, para que la representación sea exitosa cuando se utilizan módulos ópticos de 400 G para bucle atrás, necesita configurar el modo multimedia en VSR/Optics.

    Resolución

    Para solucionar este problema, consulte el proceso de set_media_mode en el siguiente archivo .tcl:

    ttk_helper_fgt_eth.tcl


    Para establecer el modo de medio en VSR/Óptico, siga estos pasos:

    1. En el caso de los canales lógicos 0 a 15, el valor de devolución de 0xFFFFC[1:0] indica la ubicación física del canal lógico 0. Si el valor devuelto es 2'b00, significa que el canal lógico 0 se encuentra en el carril físico 0. 2'b01 significa que el canal lógico 0 se encuentra en el carril físico 1, 2'b10 significa el carril físico 2, y 2'b11 significa el carril físico 3. Este valor devuelto se aplica a los 16 canales lógicos.
    2. 0x1FFFFC[1:0] el valor devuelto indica la ubicación física del canal lógico 1.
      0x2FFFFC[1:0] el valor devuelto indica la ubicación física del canal lógico 2.
      ...
      0x8FFFFC[1:0] el valor devuelto indica la ubicación física del canal lógico 8.
    3. Para Ch0 ~ Ch3, siga estos pasos:
      a) Escriba 0x14a(lane_number)64 para dirigirse a 0x9003C.
      b) La dirección de la encuesta 0x90040 hasta el bit 14 = 0 y el bit 15 = 1.
      c) Escriba 0x142(lane_number)64 a la dirección 0x9003C.
      d) La dirección de la encuesta 0x90040 hasta el bit 14 = 0 y el bit 15 = 0.

      Si desea volver a la configuración predeterminada, siga estos pasos:
      a) Escriba 0x10a(lane_number)64 para dirigirse a la 0x9003C
      b) La dirección de la encuesta 0x90040 hasta el bit 14 = 0 y el bit 15 = 1.
      c) Escriba 0x102(lane_number)64 para dirigirse a la 0x9003C.
      d) La dirección de la encuesta 0x90040 hasta el bit 14 = 0 y el bit 15 = 0.
    4. Para Ch4 ~ Ch7, siga estos pasos:
      a) Escriba 0x14a(lane_number)64 para dirigirse a la 0x49003C.
      b) La dirección de la encuesta 0x490040 hasta el bit 14 = 0 y el bit 15 = 0.
      c) Escriba 0x142(lane_number)64 a la dirección 0x49003C.
      d) La dirección de la encuesta 0x490040 hasta el bit 14 = 0 y bit 15 = 1.

      Si desea volver a la configuración predeterminada, siga estos pasos:
      a) Escriba 0x10a(lane_number)64 para dirigirse a 0x49003C.
      b) La dirección de la encuesta 0x490040 hasta el bit 14 = 0 y el bit 15 = 1.
      c) Escriba 0x102(lane_number)64 para dirigirse a la 0x49003C.
      d) La dirección de la encuesta 0x490040 hasta el bit 14 = 0 y el bit 15 = 0.

    Este problema se corrigió a partir de la Intel® Quartus® versión 22.3 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 3 productos

    Kits de desarrollo de FPGA Intel® Agilex™ serie I
    Intel® FPGA Download Cable driver
    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.