¿Por qué se produce un error en la compilación Intel® Quartus® Prime Pro durante la etapa de análisis y síntesis cuando no se selecciona ningún kit de desarrollo en el ejemplo de diseño de Intel® FPGA IP F-tile SDI II con LA versión complet...

Debido a un problema en la versión 22.2 del software Intel® Quartus® Prime Pro Edition, aparece el siguiente mensaje de error durante la compilación Intel® Quartus® Prime Pro al generar el diseño de ejemplo de Intel® FPGA IP F-tile SDI II con EL PAQUETE DE DISEÑO DE CONEXIÓN-VVP completo habilitado y no se ha seleccionado ningún kit de desarrollo:

• Error(20521): La refclk de entrada de IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll se impulsa por una fuente ilegal: un pin virtual. El origen de una refclk IOPLL debe ser otro IOPLL o un pin de entrada dedicado de refclk.

Para solucionar este problema, al seleccionar No Development Kit en F-tile SDI II Intel® FPGA IP Design Example con EL línea de comentarios en la configuración de archivos de archivos de configuración de Intel® Quartus® (QSF) y vuelva a compilar el diseño. Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.