ID del artículo: 000090688 Tipo de contenido: Fe de erratas Última revisión: 10/05/2022

¿Por qué se observaron indicadores de error de ECC al probar el núcleo Intel® FPGA IP Interlaken (2ª generación) en hardware?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interlaken (2ª Generación) Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el Intel® Quartus® Software Prime Pro Edition versión 21.4 y anteriores, el núcleo de Intel® FPGA IP Interlaken (2ª Generación) no puede contener el error de código de corrección de errores (ECC) con la señal válida de datos, por lo tanto, los errores de ECC pueden notificarse incorrectamente.

    Resolución

    No existe una solución alternativa a este problema al utilizar Intel® Quartus® software Prime Pro Edition versión 21.4 y anteriores.
    Este problema se corrigió a partir de la versión 22.1 del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™
    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.