Debido a un problema en la versión 21.1 del software Intel® Quartus® Prime Standard Edition, es posible que se vea el mensaje de error anterior al ejecutar "generate HDL" for the Error Message Register Unloader Intel® FPGA IP Core cuando se utilizan dispositivos Intel® Stratix® V, Intel® Arria® V o Intel® Cyclone® V. A continuación se muestra el mensaje de error completo:
Error: no se permite SDC_ENTITY para EFileKind, debe estar en {[VERILOG, VERILOG_ENCRYPT, SYSTEM_VERILOG, SYSTEM_VERILOG_ENCRYPT, VERILOG_INCLUDE, SYSTEM_VERILOG_INCLUDE, VHDL, VHDL_ENCRYPT, SDC, MIF, HEX,,, HPS_ISW, PLI_LIBRARY, VPI_LIBRARY, FLI_LIBRARY, OTHER]}
mientras se ejecuta
"add_fileset_file $sdc_file SDC_ENTITY PATH $sdc_file {NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION}"
(procedimiento "generate_verilog_fileset" línea 24)
se invoque desde dentro
"generate_verilog_fileset $name $ifdef_params_list"
(procedimiento "generate_synth" línea 9)
se invoque desde dentro
"generate_synth altera_emr_unloader"
Hay un parche disponible para solucionar este problema en el software Intel® Quartus® Prime Standard Edition versión 21.1.
Descargue e instale el parche 0.08std para el software Intel® Quartus® Prime Standard Edition versión 21.1 desde el enlace correspondiente a continuación:
(Para descargar el archivo .run, haga clic con el botón derecho en el enlace anterior y elija "Save link as")
Parche del software Intel® Quartus® Prime Standard Edition versión 21.1:
- Descargue el parche 0.08std para Windows (.exe)
- Descargue el parche 0.08std para Linux (.run)
- Descargue el Readme para el parche 0.08std (.txt)
Este problema se corrigió a partir de Intel® Quartus® versión 22.1 del software Prime Standard Edition.