Cuando se utiliza el "modo de configuración HPS First", ¿por qué INIT_DONE mantenerse bajo incluso después de que el dispositivo Intel® Stratix® 10 o Intel Agilex® 7 FPGA dispositivo entre en el modo de usuario?

Cuando se utiliza el "modo de primera configuración de HPS" con Intel® Stratix® 10 o Intel Agilex® 7 FPGA dispositivos y se ejecuta el comando de correo SDM "CONFIG_STATUS", la palabra 3 bit 1 notificará incorrectamente que el registro de estado INIT_DONE es BAJO, incluso después de que la señal de INIT_DONE externa sea ALTA, lo que indica que el FPGA ha entrado correctamente al modo del usuario. Este problema no se produce cuando se utilizan los modos de configuración JTAG, ASx4, AVST o "FPGA First Configuration Mode".

Se puede verificar el estado correcto de INIT_DONE mediante varios métodos, como:

• Compruebe el estado de la luz LED INIT_DONE en la placa, si está disponible
• Lea el CONFIG_STATUS utilizando la herramienta de depuración Stratix 10 SDM, y solo se aplica a Intel® Stratix® 10 FPGAs (porque está utilizando la interfaz JTAG)
• Lea el comando sdm_config_status utilizando las instrucciones disponibles en AN 936: Ejecutar comandos SDM a través de la interfaz JTAG

Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.