Identificador del artículo: 000089475 Tipo de contenido: Errata Última revisión: 02/01/2022

¿Por qué el Intel® FPGA IP Interlaken (2da Generación) no genera un archivo de programación de modo de evaluación?

Medio ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interlaken (2ª generación) FPGA Intel® IP
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 21.1 del software Intel® Quartus® Prime Pro Edition, el Intel® FPGA IP Interlaken (2da Generación) no es compatible con el Intel® FPGA IP Evaluation Mode para la generación de archivos de programación limitados por el tiempo (.sof).

    Resolución

    Para solucionar este problema, siga estos pasos:

    1. Descargue una copia de los archivos uflex_ilk_tx_ext.ocp y uflex_ilk_rx_regroup_n.ocp
    2. Coloque una copia de uflex_ilk_tx_ext.ocp en /altera_uflex_ilk_/synth/uflex_ilk_mac/
    3. Coloque una copia de uflex_ilk_rx_regroup_n.ocp en /altera_uflex_ilk_/synth/uflex_ilk_regroup/
    4. Agregue las siguientes líneas al archivo Intel® Quartus® Prime IP de su variante de IP /.qip
    5. Recompile su diseño
    set_global_assignment -library "altera_uflex_ilk_" -name SOURCE_FILE [unir archivos $::quartus(qip_path) "altera_uflex_ilk_/synth/uflex_ilk_mac/uflex_ilk_tx_ext.ocp"]
    set_global_assignment -library "altera_uflex_ilk_" -name SOURCE_FILE [unir archivos $::quartus(qip_path) "altera_uflex_ilk_/synth/uflex_ilk_regroup/uflex_ilk_rx_regroup_n.ocp"]

    * Recuerde sustitu