Debido a un problema en la Intel® Quartus® versión 21.4 del software de edición Prime Pro, es posible que vea este error durante la etapa tile logic generation (TLG) de una compilación de reconfiguración parcial (PR). Este problema se produce en los diseños de PR que implementan la reconfiguración dinámica de F-Tile y solo afecta a los diseños de Intel Agilex®.
Para solucionar este problema, omita la etapa de TLG en la compilación y proceda directamente al análisis y la síntesis para el flujo de implementación de relaciones públicas.
Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.