ID del artículo: 000087932 Tipo de contenido: Resolución de problemas Última revisión: 28/11/2023

¿Por qué el software Intel® Quartus® Prime Pro Edition v21.3 no se compila en las etapas de generación de soporte-lógica cuando el diseño tiene más de un canal FGT PMA sincronizado con el modo de reloj PMA?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Protocolos de interfaz
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Intel® Quartus® Prime Pro Edition v21.3, si configura más de un canal FGT PMA con el modo de reloj de conexión al medio físico (PMA) en su diseño, se encontrará con un error de compilación conocido. Este problema ocurre en las etapas de generación de lógica de soporte durante el proceso de compilación. Este problema afecta al tipo FGT PMA tanto para el modo de no retorno a cero (NRZ) como para el modo PAM4.

    El tipo FHT PMA y el modo de reloj PLL del sistema para FGT PMA no se ven afectados por este problema.

    Resolución

    Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.