ID del artículo: 000087752 Tipo de contenido: Fe de erratas Última revisión: 18/04/2022

¿Por qué se pierden los TLPs al utilizar los Intel® FPGA IP de R-Tile Avalon® Streaming para PCI Express?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema en la versión 21.2 del software Intel® Quartus® Prime Pro Edition, la Intel® FPGA IP de R-Tile Avalon® Streaming para PCI Express podría no capturar la pX_tx_st_eop_i señal derivada de la lógica de la aplicación en la interfaz Avalon® Streaming TX.

    Como resultado, el Intel® FPGA IP R-Tile Avalon® Streaming para PCI Express eliminará el paquete de Avalon® Streaming y no generará el paquete de capa de transacción (TLP) correspondiente.

    Es posible que el siguiente Avalon® paquete de transmisión entregada a la interfaz Avalon® Streaming TX no se vea afectada por este problema.

    Resolución

    Este problema se ha solucionado a partir de la Intel® Quartus® software Prime Pro Edition v21.3.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie I

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.