ID del artículo: 000087179 Tipo de contenido: Mensajes de error Última revisión: 25/01/2023

Error (11924): El Banco tiene configuraciones conflictivas de VLICO

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en Intel® Quartus® software Prime versión 18.0 y anteriores, verá este error en Intel® Arria® 10 dispositivos en los casos donde:

    • El estándar de entrada de 2,5 V se coloca en un banco de 3VIO con un estándar de E/S de 3,0 V, del cual V DELANTE es de 3,0 V
    • El estándar de entrada de 3,0 V se coloca en un banco de 3VIO con un estándar de E/S de 2,5 V, del cual V DELANTE es de 2,5 V
    Resolución

    Siempre que se satisfagan las especificaciones de DESarbaDO y DEA, puede utilizar el siguiente estándar de entrada como solución alternativa:

    • Estándar de entrada de 3,0 V en lugar de entrada estándar de 2,5 V
    • Estándar de entrada de 2,5 V en lugar de entrada estándar de 3,0 V

    Consulte la hoja de datos del dispositivo Intel Arria 10 para conocer las especificaciones de LOS ESTÁNDARES DE ENTRADA DE 3,0 V y 2,5 V.

    Este problema se corrigió desde Intel® Quartus® Software Prime Pro y Standard Edition versión 18.1.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Arria® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.