ID del artículo: 000086765 Tipo de contenido: Resolución de problemas Última revisión: 03/01/2023

¿Por qué la configuración de énfasis previo en Intel Stratix 10 FPGA modelo IBIS siempre está activada?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Intel Stratix 10 FPGA modelos IBIS generados con estándar de E/S de salida DSSTL12, DPOD12, POD12 o SSTL12 y terminación de Rs con configuración de E/S con énfasis previo siempre muestra un comportamiento "ACTIVADO" previo, independientemente de la configuración de E/S.

    Esto se debe a un error en la Intel® Quartus® software Prime Pro Edition versión 17.1.

    Resolución

    Hay un parche disponible para solucionar este problema en el software Intel® Quartus® Prime Pro Edition versión 17.1. Descargue e instale el parche 0.25 en los siguientes enlaces:

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.