ID del artículo: 000084696 Tipo de contenido: Resolución de problemas Última revisión: 08/08/2022

¿Por qué el transceptor Stratix® IV GX/GT CDR, configurado en modo bloqueado automático, mantiene la señal de rx_freqlocked afirmada en cualquier otro modo excepto en el modo PCIe?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Para obtener una explicación de por qué la unidad Stratix® IV GX/GT CDR puede mantener la señal afirmada en cualquier otro modo excepto el modo PCIe, consulte la hoja errata Stratix IV GX (PDF) y la hoja Errata Stratix IV GT (PDF)..rx_freqlocked

    Resolución

    Hay un parche disponible para proporcionar una solución de software para las versiones de software Quartus® II 9.1 SP2 y 10.0 SP1. Descargue e instale el parche adecuado en los enlaces a continuación. La solución de software para resolver este problema está totalmente integrada en las versiones del software Quartus II posteriores a 10.0 SP1, por lo que no se requiere instalación de parches.

    Tenga en cuenta que los parches de software no son compatibles con ciertos parches anteriores que se indican a continuación. Si está utilizando uno de estos parches, revise la solución alternativa que involucra la secuencia de restablecimiento ilustrada en la Figura 1 y descrita a continuación, o presentar una solicitud de servicio en mysupport.altera.com si requiere un parche compatible.

     

     

    Si el transceptor está configurado en modo básico y requiere la señal, como para el rx_signaldetect protocolo SATA o SAS, debe volver a ejecutar el editor de parámetros, regenerar la función de IP y volver a compilar el diseño. También puede ejecutar lo siguiente desde la línea de comandos para regenerar la función de PI sin pasar por el editor de parámetros:

    qmegawiz -silent

    donde altgx_file es el nombre del archivo de variación de función ip.

    Si el transceptor está configurado en cualquier otro modo excepto en el modo PCIe y la rx_signaldetect señal no es necesaria, puede volver a ejecutar el paso de ensamblador de software Quartus II sin necesidad de realizar una compilación completa.

    Solución alternativa

    Como alternativa a las soluciones de software anteriores, puede aplicar la solución de secuencia de reinicio descrita a continuación e ilustrada en las formas de onda en la Figura 1 para resolver el problema.

    Figura 1. Formas de onda de secuencia de reinicio

    1. Afirme las rx_analogreset señales y las rx_digitalreset señales.
    2. Las rx_freqlocked[0..n-1] señales bajarán, lo que indica que los transceptores están bloqueando el reloj de referencia (bloquear la referencia).
    3. Desatar la rx_analogreset señal. Asegúrese de que los datos están presentes en las entradas receptoras antes de desatar la rx_analogreset señal.
    4. Las rx_freqlocked[0..n-1] señales subirán, lo que indica que los transceptores están bloqueando los datos.
    5. Alrededor de 4 μs (tLTD_Auto) después de que la última rx_freqlocked señal va a alta, desatar la rx_digitalreset señal.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGA Stratix® IV GT
    FPGA Stratix® IV GX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.