ID del artículo: 000084351 Tipo de contenido: Resolución de problemas Última revisión: 13/02/2023

¿Existe algún problema conocido con el archivo de mif generado para la reconfiguración de PLL, para los dispositivos Intel® Arria® V, Cyclone® V y Stratix® V?

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Sí, cuando se utiliza Altera_PLL Megaindex para generar un archivo de inicialización de memoria (.mif) para dispositivos Arria® V, Cyclone® V o Stratix® V, el archivo generado contendrá el campo ancho de banda de DATOS incorrecto.

    Resolución

    Actualice el campo ancho de banda de DATOS al valor correcto.  La ubicación del campo se muestra en la tabla 7 de 661: Implementación de la reconfiguración fraccional de PLL con Altera PLL y Altera núcleos IP de reconfiguración PLL. Puede encontrar la configuración correcta de ancho de banda mediante la calculadora de reconfiguración de PLL.

    Productos relacionados

    Este artículo se aplica a 14 productos

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA Stratix® V E
    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V E
    FPGA Stratix® V GS
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA Arria® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA de sistema integrado en chip Cyclone® V SE
    FPGA Cyclone® V GT
    FPGA Stratix® V GT

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.