ID del artículo: 000083745 Tipo de contenido: Resolución de problemas Última revisión: 09/08/2022

¿Por qué se corrige el problema de lectura del bloque de memoria CYCLONE® III M9K del software Quartus® II en instancias de memoria que no se informan como error de bit al aplicar la configuración de ajuste automático, estándar o máximo de ...

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Durante la compilación, el software Quartus® II analizará cada instancia de memoria e implementará en bloques M9K con el ancho de datos más amplio que puede caber en esa profundidad de memoria para un desempeño óptimo. Si la configuración de reserva de bits de RAM se ha aplicado globalmente al diseño, esto puede dar lugar a la corrección que se aplica a una instancia de memoria de ancho de datos reducido que no está relacionado con el problema de lectura del bloque de memoria M9K.
 
Por ejemplo, para una instancia de memoria lógica que tiene un doble reloj y un tamaño de 128 x 8, la configuración M9K más amplia que puede admitir esa memoria es el modo 256 x 36.  El software Quartus II puede elegir tal implementación y aplicar la corrección a ese caso de memoria.  Una instancia de memoria implementada de esta manera no sería el problema de lectura del bloque de memoria M9K, ya que, aunque el M9K está configurado en el modo x36 en este caso, el número de bits de conmutación (agresores) es mucho menor.
 
Por lo tanto, el script para analizar Cyclone susceptibilidad de lectura del bloque III M9K (.tcl) no reportará estos recuerdos como "análisis", y este es el comportamiento esperado.

Resolución

Consulte los archivos generados por el script tcl para una evaluación precisa de qué instancias de memoria están relacionadas con el problema de lectura de M9K.

Si su diseño tiene suficientes recursos M9K disponibles, puede ignorar este comportamiento al aplicar la configuración de reserva de bits de RAM a nivel global. No obstante, si los recursos M9K disponibles son un recurso importante para su diseño, aplique la reserva de bits de RAM solo a las instancias de memoria que se informen como "escasos" por el script de tcl a través del Editor de asignación.

Productos relacionados

Este artículo se aplica a 2 productos

FPGA Cyclone® III
FPGA Cyclone® III LS

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.