Debido a un problema con la Intel® FPGA IP LDPC en Intel® Quartus® versión 17.1 del software Prime Pro Edition dirigida a Intel® Stratix® 10, puede observar el error anterior al compilar el ejemplo de diseño de simulación generado por la PI configurada con el modo estándar y codificador de WiMedia 1.5 en Modelsim.
Para solucionar este problema, comenta las siguientes líneas en el msim_setup.tcl:
1. eval vlog -sv $USER_DEFINED_VERILOG_COMPILE_OPTIONS $USER_DEFINED_COMPILE_OPTIONS "$QSYS_SIMDIR/.. /src/altera_ldpc_pkg.sv" -work
2. eval vlog -sv $USER_DEFINED_VERILOG_COMPILE_OPTIONS $USER_DEFINED_COMPILE_OPTIONS "$QSYS_SIMDIR/.. /src/altera_ldpc_wimedia_enc.sv" -work